high-speed पर टैग किए गए जवाब

हाई-स्पीड डिज़ाइन डिजाइनिंग सर्किट के साथ काम करता है जो उच्च आवृत्तियों पर काम कर रहे हैं, जहां पथ प्रेरण जैसे साइड-इफेक्ट महत्वपूर्ण प्रभाव प्राप्त करते हैं।

3
शारीरिक रूप से 10G ईथरनेट कैसे संभव है? [बन्द है]
बंद हो गया । इस प्रश्न पर अधिक ध्यान देने की आवश्यकता है । यह वर्तमान में उत्तर स्वीकार नहीं कर रहा है। इस सवाल में सुधार करना चाहते हैं? प्रश्न को अपडेट करें ताकि यह इस पोस्ट को संपादित करके केवल एक समस्या पर केंद्रित हो । 2 साल …

2
आप एक दूसरे के ऊपर एक रोकनेवाला और संधारित्र क्यों ढेर करेंगे?
मुझे अपने पूर्ववर्ती से एक चार्ज एम्पलीफायर / आकार देने वाला सर्किट विरासत में मिला है। जब वह वर्तमान-से-वोल्टेज रूपांतरण के साथ एक कम-पास फिल्टर बनाना चाहता था, तो उसके पास एक मानक सर्किट था: इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध वह R9 …

1
PCIe, एक आँख आरेख का निदान और सुधार
मैंने एक डिज़ाइन लागू किया है जो PCIe का उपयोग करता है। यह कुछ अलग है कि PCIe इंटरफ़ेस का उपयोग एकल पीसीबी पर चिप-टू-चिप संचार लेन के रूप में किया जाता है (उदाहरण के लिए कोई PCI कनेक्टर)। रूट कॉम्प्लेक्स डिवाइस एक Freescale i.MX6 है जो PCIe Gen 2 …

2
परिरक्षित / स्क्रीन की गई मुड़ जोड़ी को सही ढंग से समाप्त करना
सैद्धांतिक रूप से, मैं एक समस्या नहीं देख सकता अगर मुड़ जोड़ी में केबल समाप्ति का अंत होता है: - एक एकल रोकनेवाला (R) जो युग्म के दो सिरों के पार रखे गए केबल की विशेषता प्रतिबाधा से मेल खाता है, या दो प्रतिरोधों ( ) केंद्र-बिंदु के साथ जोड़ी …

5
5 ns पल्स को लंबा करना
मेरे पास 5 ns पल्स की चौड़ाई है जो कि एक समतुल्य है जो अतुल्यकालिक है। मैं इस नाड़ी को गिनने का प्रयास कर रहा हूं। मेरे वर्तमान माइक्रोकंट्रोलर (dsPIC33FJ) में बोर्ड पर एक एसिंक्रोनस काउंटर है, जिसमें न्यूनतम न्यूनतम 10 ns पल्स चौड़ाई है। इस 5 एनएस पल्स को …

4
क्या चिप्स को वास्तव में एक ही पैकेज में संधारित्र के डिकॉप्लिंग के कई मूल्यों की आवश्यकता है?
इसी तरह का एक सवाल यहाँ पूछा गया है: "दो बाईपास / डेकोपिंग कैपेसिटर" नियम? लेकिन यह सवाल पैकेज साइज का उल्लेख किए बिना समानांतर बाईपास कैपेसिटर के बारे में था (लेकिन उत्तर में ज्यादातर अलग-अलग पैकेज आकारों के साथ समानांतर भागों को माना गया था), जबकि यह विशेष रूप …

4
यूएसबी अंतर जोड़ी लंबाई
मैं एक USB कनेक्शन का उपयोग करने वाले PCB पर रूटिंग कर रहा हूँ। अंतर जोड़ी निशान एक दूसरे से 10 मील दूर हैं, और वे लंबाई में लगभग 1 मिमी भिन्न हैं। क्या यह एक समस्या है? लंबाई में अनुशंसित अधिकतम अंतर और उनके बीच न्यूनतम दूरी क्या है?

1
ग्राउंड बाउंस क्या है?
डेविड की टिप्पणी से लेकर इस उत्तर तक मैं समझता हूं कि यह उच्च गति वाले डिजाइनों में एक अवांछनीय प्रभाव है। क्या कोई विस्तार से बता सकता है?
12 high-speed 

3
Vss पिन से अधिक Vdd
मैं वर्तमान में अपने पहले माइक्रोकंट्रोलर हार्डवेयर डिज़ाइन पर काम कर रहा हूँ; मेरे पास कॉलेज में एक माइक्रोकंट्रोलर वर्ग था, लेकिन यह चीजों के सॉफ़्टवेयर पक्ष पर केंद्रित था, और प्री-मेड डेवलपमेंट बोर्ड (फ़्रीस्केल 68HC12 के लिए) का उपयोग करता था। मेरे पास एक प्रश्न है जो मैं पूछने …

3
एक बहुत ही उच्च फ्रेम दर (~ 1 khz) OLED प्रदर्शन को लागू करना
मैं लगभग 1200x800 या तो के संकल्प के साथ ~ 1000fps प्रदर्शित करने में सक्षम एक बहुत ही उच्च फ्रेम दर OLED डिस्प्ले विकसित करने में रुचि रखता हूं। यह स्पष्ट रूप से कुछ बहुत ही गंभीर बैंडविड्थ आवश्यकताओं है, और संभवतः एक कस्टम नियंत्रक को लागू करने के लिए …

1
इनपुट वोल्टेज स्थिरीकरण के लिए एक उपयुक्त संधारित्र का चयन कैसे करें
मेरे पास एक डिज़ाइन है जहां मेरे पास कुछ उच्च गति वाले आईसी हैं और वोल्टेज को स्थिर करने और स्पाइक्स या डिप्स से बचाने के लिए इनपुट वोल्टेज लाइन पर कैपेसिटर लगाने की आवश्यकता है। मैं 5v पर और 300 से 500 mA के बीच काम कर रहा हूं। …

1
2-लेयर USB 2.0 हाई-स्पीड रूटिंग
सबसे पहले: यह वन-ऑफ़ (या टू-ऑफ़) हॉबी प्रोजेक्ट के लिए है, अधिक गंभीर कुछ भी नहीं है। यदि यह एक वाणिज्यिक डिजाइन होता, तो मैं एक ही बार में 4-लेयर जाता (हालांकि मैं पहली बार में इस तरह के प्रोजेक्ट को डिजाइन नहीं कर रहा था)। 4-लेयर जाना केवल तभी …

3
उच्च गति संकेतों के लिए ट्रेस लंबाई मिलान पैटर्न के बारे में प्रश्न
एक सहकर्मी और मेरे बीच चर्चा हुई और विभिन्न तरीकों के बारे में असहमति हाई स्पीड सिग्नल लंबाई-मिलान हो सकती है। हम एक DDR3 लेआउट के उदाहरण के साथ जा रहे थे। नीचे दी गई तस्वीर में सभी सिग्नल DDR3 डेटा सिग्नल हैं, इसलिए वे बहुत तेज़ हैं। आपको पैमाने …

2
क्वाड एसपीआई पीसीबी लेआउट
मैं STM32 MCU के साथ Quad SPI NOR फ्लैश मेमोरी MT25QL256ABA1EW9-0SIT के लिए एक अच्छा लेआउट बनाने की कोशिश कर रहा हूं। मेरी समस्या यह है कि मुझे मेमोरी चिप पिनआउट काफी असुविधाजनक लगता है। मैं MCU की तरफ पिन स्वैप करने में कामयाब रहा हूं कि सिग्नल एक दूसरे …
10 pcb  stm32  spi  layout  high-speed 

1
क्या मेरा FPGA रूटिंग संसाधनों से बाहर है?
मेरे पास एक सीरियल-एटीए नियंत्रक डिज़ाइन है जो आर्टिक्स -7 डिवाइस को छोड़कर लगभग किसी भी तरह के Xilinx 7-सीरीज डिवाइस पर काम कर रहा है, जो मुझे सिरदर्द देता है ... मेरे Artix-7 200T पर शुद्ध डिज़ाइन (SATA 6.0Gb / s, 150 MHz डिज़ाइन घड़ी) को लागू किया जा …
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.