आप एक दूसरे के ऊपर एक रोकनेवाला और संधारित्र क्यों ढेर करेंगे?

Question

मुझे अपने पूर्ववर्ती से एक चार्ज एम्पलीफायर / आकार देने वाला सर्किट विरासत में मिला है। जब वह वर्तमान-से-वोल्टेज रूपांतरण के साथ एक कम-पास फिल्टर बनाना चाहता था, तो उसके पास एक मानक सर्किट था:

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

वह R9 और C11 के लिए एक एकल पदचिह्न बनाते और उन्हें एक दूसरे के ऊपर इस तरह मिलाते:

इस तरह से सर्किट डिजाइन करने के लिए उनके पास क्या कारण हो सकते हैं? मैंने इस विशेष तकनीक को कहीं और नहीं देखा है। मेरी नज़र में, यह समस्याग्रस्त दिखता है, दोनों विधानसभा के दृष्टिकोण से और साथ ही संधारित्र के प्रतिक्रिया पथ को कम करने के लिए। इसके लायक क्या है, सर्किट का मतलब अत्यंत कम (~ 4ns) दालों से निपटना है।

---

संपादित करें: व्यावहारिक टिप्पणियों के लिए धन्यवाद! इस सर्किट के पीछे का विचार, वास्तव में, इस मामले में, एक पिन डायोड द्वारा उत्पन्न दालों को चौड़ा करना है । संधारित्र COG +/- 10% है।

इस सर्किट के बारे में मेरे भ्रम पर विस्तार करने के लिए, मैं सहमत हूं कि पैरासिटिक्स को स्टैकिंग द्वारा बदल दिया जाता है। लेकिन मुझे यह उल्लेख करना चाहिए कि संधारित्र और अवरोधक दोनों 0603 हैं (यदि यह चित्र से स्पष्ट नहीं था)। मैंने सोचा था कि यदि डिजाइनर परजीवी के बारे में चिंतित थे, तो उनका पहला कदम घटक आकार को कम करना होगा।

मैं बोर्ड के साथ कुछ अन्य मुद्दों को ठीक कर रहा हूं और यह सुनिश्चित करना चाहता हूं कि मैं इस स्टैकिंग व्यवसाय में कुछ महत्वपूर्ण याद नहीं कर रहा हूं। उपयोगी अंतर्दृष्टि के लिए फिर से धन्यवाद।

Comments

यह निश्चित रूप से आवारा व्यवहार से निपटने का एक तरीका है ...

— इग्नासियो वाज़केज़-अब्राम्स

सर्किट में 40 kHz कॉर्नर फ़्रीक्वेंसी है। मुझे नहीं लगता कि आवारा भटकाव यहां एक मुद्दा है। हालाँकि, 4 pF डिज़ाइन की गई कैपेसिटेंस को देखते हुए, आवारा कैपेसिटेंस को कम से कम किया जा सकता है। मैं इन हिस्सों के नीचे ग्राउंड कट-आउट और उनसे जुड़ने वाले तारों जैसी लेआउट विशेषताओं को भी ध्यान से देखूंगा।

— फोटॉन

@EugeneSh।, इस तथ्य को छोड़कर कि सिल्क्सस्क्रीन में दोनों डिज़ाइनर हैं।

— फोटॉन

पहली समस्या यह है कि OPA846 7 से नीचे के लाभ पर स्थिर नहीं है, इसलिए "तथाकथित" मौजूदा स्रोत के विस्तार के बिना यह प्रश्न मेरे लिए मृत लग रहा है। अधिक संभावना है कि इंजीनियर ने एक डिजाइन से इस चाल को "सीखा" है जो इसे एक अलग कारण के लिए इस्तेमाल करता है।

— एंडी उर्फ

@ सेठ - कि फोटोडियोड में 3000 पीएफ आत्म समाई है और इसका मतलब है कि सर्किट को डिजाइन करने वाले इंजीनियर को पता नहीं है कि वह क्या कर रहा है - कि 4 पीएफ मान गलत होगा और सर्किट वास्तव में खराब शोर मूल्यों से ग्रस्त होगा। 4 पीएफ बहुत अधिक होना चाहिए और इसे रोकने वाले के शीर्ष पर रखने की आवश्यकता अब उपेक्षित है। अगर फोटोडायोड शायद ~ 40 पीएफ था तो हाँ एक कारण हो सकता है लेकिन जब यह 3000 पीएफ नहीं है तो !!!

— एंडी उर्फ

Answer 1

40kHz को भूल जाएं- इस तरह का सर्किट वास्तव में बहुत उच्च आवृत्ति पर दोलन करना पसंद करता है- कुछ पीएफ की तुलना में उच्च आवृत्ति पर प्रतिक्रिया अवरोधक लगभग खुला (1M) है और एम्पलीफायर में 1.75GHz का लाभ-बैंडविड्थ उत्पाद है । यह उस संबंध में एक फोटोडायोड ट्रांसपीमेडेंस एम्पलीफायर के समान है। इससे भी महत्वपूर्ण बात, आप बहुत उच्च आवृत्ति सामग्री के साथ इनपुट को माप रहे हैं।

मुझे लगता है कि वह कम करने के साथ ही inverting इनपुट और 4pF टोपी भर में आवारा समाई के मूल्य को नियंत्रित करना चाहता है । उच्च आवृत्तियों पर (जैसा कि 4ns दालों और एम्पलीफायर रोल-ऑफ द्वारा निहित है) यह मूल रूप से एक कैपेसिटिव सर्किट है - आउटपुट वोल्टेज इनपुट वर्तमान है जो समय के साथ एकीकृत होता है ~ 4pF द्वारा विभाजित। 4pF फीडबैक (इंटीग्रेटिंग) कैपेसिटर (और एम्पलीफायर इनपुट कैपेसिटेंस) ट्रेस और पैड से आवारा कैपेसिटेंस की तुलना में बहुत बड़ा नहीं है । यहां तक ​​कि रोकने वाला भी शायद 1% कैपेसिटेंस (0603 मानकर) जोड़ता है।

बेशक इस तरह की बात कभी-कभी एक 'फील्ड एन्हांसमेंट' के रूप में दिखाई देती है (उदाहरण के लिए एक एम्पलीफायर दोलन करता है इसलिए एक टोपी प्रतिक्रिया प्रतिरोधों के शीर्ष पर अटक जाती है) लेकिन यह इस मामले में स्पष्ट रूप से जानबूझकर था।

Comments

आप यह मानने में सही हैं कि यह सर्किट एक ट्रांसलिम्पेडेंस एम्पलीफायर के रूप में कार्य करता है और यह घटक 0603 हैं। मेरा वर्तमान विचार यह है कि यह बहुत अच्छा है क्योंकि कैपेसिटर +/- 10% है और हम 0% 3 लीड के कारण केवल 1% जोड़ते हैं। मुझे लगता है कि हम 0402 (या यहां तक ​​कि 0201, कम बिजली अपव्यय) को प्रतिस्थापित करके इसे कम कर सकते हैं या क्या आप एक शेष लाभ की कल्पना करेंगे?

— सेठ

निशान और पैड संभवतः 0603 के छोटे एंड-टू-एंड कैपेसिटेंस की तुलना में बहुत अधिक समाई होंगे, लेकिन मुझे संदेह है कि लाभ वास्तव में मामूली हैं।

— स्पेरो पेफेनी

Answer 2

जैसा कि @ IgnacioVazquez-Abrams ने कहा, यह आवारा उत्पीड़न को कम करने के लिए एक आम तरीका है जो अवांछित दोलन पैदा कर सकता है। मैंने वास्तव में इस पद्धति का उपयोग अक्सर देखा है, विशेष रूप से सर्किट में अधिक प्रेरण और दोलनों के प्रति अधिक संवेदनशील है। सीधे शब्दों में कहें, यह फिल्टर के प्रदर्शन में सुधार करता है।

धीमी सर्किट में जहां आवारा आवक एक समस्या के रूप में ज्यादा नहीं हो सकती है, इस विधि का उपयोग अभी भी उच्च घनत्व वाले डिजाइनों में पीसीबी पर जगह बचाने के लिए किया जा सकता है।

यह निश्चित रूप से उत्पादन के लिए आदर्श नहीं है क्योंकि मुझे संदेह है कि पिक एंड प्लेस मशीनें वास्तव में ऐसा करने के लिए डिज़ाइन की गई हैं। मुझे लगता है कि इसे हाथ से करना होगा, जिससे समय की आवश्यकता और लागत बढ़ेगी।

हालांकि यह आपके विशेष उदाहरण में मामला नहीं है, इस विधि का उपयोग प्रतिरोध / समाई मूल्यों को ट्रिम करने के लिए भी किया जा सकता है। यदि प्रतिरोध थोड़ा अधिक है, तो समतुल्य प्रतिरोध को कम करने के लिए कोई दूसरा अवरोधक उसके ऊपर रख सकता है। इसी तरह, एक संधारित्र को दूसरे संधारित्र के शीर्ष पर रखने से समाई बढ़ जाएगी।

Comments

क्या यह निर्माण 40 kHz के कॉर्नर फ़्रीक्वेंसी वाले फ़िल्टर में मायने रखता है?

— फोटॉन

हम्म, शायद यह सिर्फ अंतरिक्ष की बचत के लिए था। मैंने अपना उत्तर संपादित कर दिया है।

— डेरस्ट्रोम 8

ऐसा इसलिए है क्योंकि किसी कारण से वे 4 पीएफ का उपयोग करते हैं, और उन्हें इसकी सटीक आवश्यकता होती है। अन्यथा बैंडविड्थ अलग-अलग हो जाएगा

— ग्रेगरी कोर्नब्लम

मैंने smd कैपेसिटर को मानक प्रक्रिया के रूप में RF सर्किट में डबल स्टैक किया है। मैन्युअल रूप से एक को दूसरे के ऊपर जोड़ने का श्रम छोटा है। मैंने उन्हें एक टूथपिक के साथ रखा। एक छोर को मिलाएं, फिर दूसरे को, फिर एक मजबूत संबंध के लिए दोनों पक्षों को मिलाएं। तस्वीर में मिलाप बहुत ही चमकदार लग रहा है जैसे टिन / लीड मिलाप करता है।

— Sparky256

@ Sparky256 मैं यह नहीं कह रहा हूं कि यह हाथ से करना मुश्किल है, मैं सिर्फ इतना कह रहा हूं कि हाथ से किया जाने वाला तथ्य विधानसभा की प्रक्रिया के लिए आवश्यक समय और लागत को बढ़ाता है।

— DerStrom8