Vss पिन से अधिक Vdd


11

मैं वर्तमान में अपने पहले माइक्रोकंट्रोलर हार्डवेयर डिज़ाइन पर काम कर रहा हूँ; मेरे पास कॉलेज में एक माइक्रोकंट्रोलर वर्ग था, लेकिन यह चीजों के सॉफ़्टवेयर पक्ष पर केंद्रित था, और प्री-मेड डेवलपमेंट बोर्ड (फ़्रीस्केल 68HC12 के लिए) का उपयोग करता था।

मेरे पास एक प्रश्न है जो मैं पूछने में संकोच करता हूं क्योंकि यह काफी बुनियादी लगता है, और शायद स्पष्ट भी है, लेकिन साथ ही मैं डेटशीट या ऑनलाइन मंचों के माध्यम से खोज करते समय स्पष्ट उत्तर नहीं पा सका हूं।

मैंने एसटीएम 32 एफ 7-सीरीज़ चिप पर फैसला किया है, और मैं इसकी बुनियादी शक्ति और जमीनी कनेक्शन की योजना बनाते समय इस क्वेरी में चल रहा हूं। मैं 144-LQFP पैकेज (9xVdd + 1xVdda + 1xVddusb + 1xVddsdmmc) पर कुल 12 Vdd पिन देखता हूं, लेकिन केवल 10 Vss पिन। एक तरफ त्वरित: मैंने इस परियोजना के लिए संक्षेप में माइक्रोचिप्स dsPIC33F पर विचार किया, और मैंने एक समान असंतुलन (7 Vdd पिन और 6 Vss पिन) को देखा।

मैं कुछ परिचयात्मक हार्डवेयर डिज़ाइन दस्तावेज़ीकरण पढ़ रहा हूं, और प्रत्येक Vdd / Vss जोड़ी के लिए डिवाइस के करीब रखे गए डिकूपिंग कैप्स के महत्व को हमेशा उच्च गति वाले डिजाइनों के लिए बलपूर्वक जोर दिया जाता है। मुझे आश्चर्य है कि मुझे उन Vdd पिनों के लिए क्या करना चाहिए जिनके पास कोई स्पष्ट Vss जोड़ी नहीं है। मेरा पीसीबी निश्चित रूप से एक ग्राउंड प्लेन लेयर को शामिल कर रहा होगा, इसलिए मैं बस उन अन-पेयर Vdd पिन को सीधे प्लेन में डिकम्प्लस कर सकता था, लेकिन मुझे हमेशा यह समझ में आता था कि वे Vdd / Vss पिन पेयरिंग महत्वपूर्ण थे।

क्या मुझसे साफ़ - साफ़ कुछ चीज़ चूक रही है?

मैंने नीचे कुछ चित्रों को शामिल किया है, जो एक Vdd / Vss जोड़ी और एक एकल Vdd पिन दोनों को डिकूप करने के लिए मेरी वर्तमान रणनीति दिखाते हैं। कृपया मुझे बताएं कि क्या विधि के साथ एक स्पष्ट मुद्दा है।

एक जोड़ी घटाना

एक एकल वीएसओ की घोषणा करना

जवाबों:


23

चिप निर्माता के रूप में, असंतुलन के कारण की व्याख्या करना मेरे लिए आसान है। यह है कि अलग-अलग उद्देश्यों के लिए आईसी में वीडीडी के कई अलग-अलग छल्ले हैं, लेकिन केवल एक ही मैदान है। विभिन्न वीडीडी के छल्ले अलग-अलग वोल्टेज में हो सकते हैं, लेकिन जमीन हमेशा शून्य वोल्ट पर होती है।

इसलिए जमीन के लिए, जमीन के लिए मरने के तहत लीडफ्रेम में एक ठोस तांबा आयत है (जो कि आईसी पिंस का विस्तार करता है)। आंतरिक रूप से, दर्जनों पैड हो सकते हैं जो जमीन के तांबे के नीचे सभी-बंधुआ हैं। इस तरह से आईसी के विभिन्न हिस्सों में जमीन काफी ठोस हो सकती है, जो सब्सट्रेट धाराओं को कम करती है - तांबे के माध्यम से बहने वाले प्रवाह आईसी में लैच-अप जैसी समस्याओं का कारण नहीं होगा, मजबूत सब्सट्रेट धाराओं के विपरीत जो लैच-अप स्थितियों का कारण बनती हैं।

तो, आईसी में प्लास्टिक आवरण के आंतरिक, कम या ज्यादा, जीएनडी / वीसीसी जोड़े हैं जो आप अपने प्रश्न में उल्लेख करते हैं। लेकिन जमीन के लिए, लीडफ्रेम में ग्राउंड पैड के कारण, प्रत्येक जीएनडी पिन को आईसी पैकेज से बाहर निकालने की आवश्यकता नहीं है - आईसी पैकेज के अंदर जमीन तांबा पर्याप्त मजबूत है।


8

बस शेष VDD पिन को कैपेसिटर्स के माध्यम से जमीन विमान से कनेक्ट करें। यह हमेशा जरूरी नहीं है कि पावर और ग्राउंड पिन बराबर हों। यदि आपके पास पूरे सर्किट में एक ठोस जमीन संदर्भ है, तो यह ठीक काम करेगा।


धन्यवाद; मुझे उतना ही संदेह था, लेकिन मैं कहीं भी स्पष्ट जवाब नहीं पा रहा था।
डॉन जो

0

अन्य कारणों के अलावा ... stm32f7xx उत्तराधिकारी का उत्तराधिकारी है ... एक चिप का जहां आपके एफ 7 पर अब जो दिखता है, उससे कहीं अधिक जमीन पिन है। F4 और फॉलोअप F7 में दो पिनों पर vcore decoupling है, जहां stm32F1xx और GN F2 पर ......

हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.