layout पर टैग किए गए जवाब

लेआउट एक पीसीबी डिजाइन करने की प्रक्रिया है जिसमें भागों की नियुक्ति और निशान के मार्ग शामिल हैं।

2
क्वाड एसपीआई पीसीबी लेआउट
मैं STM32 MCU के साथ Quad SPI NOR फ्लैश मेमोरी MT25QL256ABA1EW9-0SIT के लिए एक अच्छा लेआउट बनाने की कोशिश कर रहा हूं। मेरी समस्या यह है कि मुझे मेमोरी चिप पिनआउट काफी असुविधाजनक लगता है। मैं MCU की तरफ पिन स्वैप करने में कामयाब रहा हूं कि सिग्नल एक दूसरे …
10 pcb  stm32  spi  layout  high-speed 

1
एकाधिक उंगलियों बनाम एकल उंगली लेआउट (MOSFET ट्रांजिस्टर)
कृपया, एकाधिक उंगलियों (एमएफ) बनाम एकल उंगली के साथ एक ट्रांजिस्टर लेआउट के फायदे और नुकसान का सारांश प्रदान करें ? EDA उपकरण में एक विशेष चौड़ाई और लंबाई के साथ एक MOSFET बिछाते समय , गेट के आकार के संबंध में दो विकल्प होते हैं : 1) एकल धारी …
10 mosfet  layout 

3
2.4GHz के लिए 50 ओम आरएफ ट्रेस का डिजाइन ... डबल लेयर FR-4 PCB
मैं अपने नए प्रोजेक्ट पर 2.4GHz ट्रांसीवर का उपयोग करूंगा। पीसीबी सामग्री 1.6 मिमी मोटाई के साथ FR-4 होगी और कनेक्टर एक SMA है। मेरा संदेह आरएफ ट्रेस के बारे में है जिसमें 50 ओम प्रतिबाधा होनी चाहिए। AppCAD 4.0 का उपयोग करते हुए, नीचे दिखाए गए मापदंडों को इनपुट …
9 rf  pcb-design  layout  wifi 

4
पूर्ण पुल चालक संधारित्र बज समस्या
यह मेरा पहली बार एक पूर्ण पुल ड्राइवर डिजाइनिंग है। मैं आउटपुट पर बजने के साथ समस्याओं का सामना कर रहा हूं। मैंने इसके लिए एक पीसीबी बनाया है। यह बोर्ड के शीर्ष पक्ष की एक तस्वीर है। पीठ L6498 ड्राइवर्स को इनपुट, 250ns डेड टाइम पूर्ण पुल के अनलोड …

2
इस लेआउट को कैसे सुधारा जा सकता है? (असतत चुंबकत्व और POE के साथ गिगाबिट ईथरनेट)
उत्तर: नहीं, लेआउट के साथ कुछ भी गलत नहीं है, यह पता चलता है कि ईथरनेट ट्रांसफॉर्मर सम्मिलन हानि पर 0.2dB द्वारा कल्पना से बाहर था, जब हम उपयोग कर रहे PHY IC के साथ जोड़ा जाता है। सवाल क्या गीगाबाइट ईथरनेट के पीसीबी मार्ग के साथ कुछ गलत है? …

3
उच्च पक्ष स्विच के लिए पीसीबी लेआउट (उच्च वर्तमान)
मैं दो उच्च पक्ष स्विच के लिए एक पीसीबी लेआउट पर काम कर रहा हूँ। आप नीचे मेरे वर्तमान लेआउट की एक तस्वीर देख सकते हैं। भविष्य के पीसीबी का तांबे का वजन संभवतः 2 औंस / फीट double (डबल पक्षीय) होगा। मैं दो पी-चैनल MOSFET (IPB180P04P4) का उपयोग करता …

3
पीसीबी आरएफ लेआउट क्रिटिक: मेरे रेडियो-दूरबीन पीसीबी पर इनपुट
मैं एक रेडियो-टेलीस्कोप के लिए बोर्ड लेआउट करने का प्रयास कर रहा हूं जो हम अपनी एक नौकरी पर बना रहे हैं। यहाँ समग्र प्रणाली टोपोलॉजी है: QRFH "क्वाड रिज्ड फीड हॉर्न" के लिए है। यह एक बल्कि गूढ़ एंटीना प्रकार है। मूल रूप से, इन-सीटू कैलिब्रेशन और ड्रिफ्ट ट्रैकिंग …

4
पीसीबी के एक ही तरफ डिकूपिंग कैप लगाना कितना महत्वपूर्ण है?
आईसी के रूप में पीसीबी के समान तरफ डेकोपिंग कैपेसिटर का होना कितना महत्वपूर्ण है? मैं एक डिजाइन में जगह की सख्त कमी कर रहा हूं, और यह वास्तव में नीचे की तरफ कैप लगाने में मदद करेगा । मुझे लगता है कि यह इतना बुरा नहीं हो सकता है, …

1
क्यों एक टूटा हुआ ग्राउंड प्लेन एक अखंड के रूप में प्रभावी नहीं है?
मैंने कुछ हफ़्ते पहले एक दो लेयर बोर्ड किया था जिसमें एक समर्पित ग्राउंड प्लेन था। मैंने शीर्ष परत पर संकेतों के 90% को रूट किया और अंतिम 10% के लिए मुझे उन्हें नीचे (जमीन) विमान के माध्यम से रूट करना पड़ा। मुझे बताया गया था कि आम तौर पर, …
9 pcb  layout  ground 

3
SMPS PCB डिज़ाइन क्रिटिक
इस पोस्ट के सबसे पुराने संस्करणों को इस लिंक के माध्यम से देखा जा सकता है । यह मेरा पुनः डिज़ाइन किया गया लेआउट है। आपका क्या विचार है? 10-32V से 5V 1.2A SMPS बक रेगुलेटर डिज़ाइन। इन्फिनन से आईसी IFX91041 है। यहां योजनाबद्ध और लेआउट हैं: http://www.mediafire.com/?69e66eje7vda1 (मुझे 5v …

3
चिप प्रतिरोधों, कैपेसिटर और इंडिकेटर्स के लिए आयताकार / गोल सतह घुड़सवार पैड का उपयोग करना
मैं PCBs को लेआउट करना सीख रहा हूं और हाल ही में मैं अभ्यास में आया जिसने मुझे उत्सुक बनाया। चिप पैसिव्स के पैड आयताकार / गोल आकार के साथ खोदे जाते हैं, बजाय आयताकार आकार के जो सभी उदाहरण पुस्तकालयों और यहां तक ​​कि आईपीसी -7351B मानक में उपयोग …
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.