उच्च पक्ष स्विच के लिए पीसीबी लेआउट (उच्च वर्तमान)

मैं दो उच्च पक्ष स्विच के लिए एक पीसीबी लेआउट पर काम कर रहा हूँ। आप नीचे मेरे वर्तमान लेआउट की एक तस्वीर देख सकते हैं।

पीसीबी लेआउट

भविष्य के पीसीबी का तांबे का वजन संभवतः 2 औंस / फीट double (डबल पक्षीय) होगा। मैं दो पी-चैनल MOSFET (IPB180P04P4) का उपयोग करता हूं। मुझे दाईं ओर MOSFET के लिए 10 एम्प्स की उम्मीद है (मैं न्यूनतम पदचिह्न के करीब हूं, Pd लगभग 0.2 W) और 15 Amps (U2, 30 Amps में चोटी, 0.45 W के बारे में Pd, MOSFET के लिए अधिकतम 1.8 W) का चयन करता हूं। बाईं ओर (U1, तांबे का 8 सेमी)।

IC1 एक करंट सेंसर है।

टर्मिनल ब्लॉक (U15, U16) इस प्रकार के हैं: Dig46y पर WM4670-ND ।

इस प्रकार के PCB पर इतना करंट खींचने के लिए, ऑनलाइन कैलकुलेटर में से एक ने मुझे बताया कि मुझे 20 मिमी के निशान की आवश्यकता है। कुछ जगह बचाने के लिए, मैंने इस बड़े ट्रेस को दो निशानों में विभाजित करने का फैसला किया (एक शीर्ष पर, एक तल पर)। मैं दोनों निशान को विअस के पैटर्न के साथ जोड़ता हूं (2x2 mm² के ग्रिड पर ड्रिल आकार 0.5 मिमी)। मुझे इस तरह के लेआउट का कोई अनुभव नहीं है इसलिए मैंने अन्य बोर्डों को देखा और एक आयाम उठाया जो मुझे उचित लगा। क्या यह पैटर्न के माध्यम से जाने का सही तरीका है?

MOSFETs के तहत, मैं उसी तरह के पैटर्न का उपयोग करता हूं, लेकिन थर्मल जंक्शन बनाने के लिए छोटे ड्रिल आकार 0.3 मिमी के साथ। क्या मिलाप इस आकार के साथ बेहतर प्रवाह करेगा? कोई भी व्यसक अभी तक नहीं भरा है ...

मैं इन निशानों पर सोल्डर मास्क न लगाने के बारे में भी सोच रहा हूं, कि तांबे पर कुछ मिलाप लगाया जाएगा।

मैं MOSFETs के पैड के बारे में भी चिंतित हूं। मैंने उन्हें तांबे के साथ कवर नहीं करने का विकल्प चुना। मैंने सोचा था कि डिवाइस इस तरह से आत्म-केंद्रित हो सकती है लेकिन इससे प्रतिरोध बढ़ सकता है ...

कृपया लेआउट पर टिप्पणी करने के लिए स्वतंत्र महसूस करें!
धन्यवाद !

EDIT 1

मैं डिज़ाइन में थोड़ा सुधार करता हूं। मैंने MOSFETs के थर्मल पैड के तहत अधिक vias जोड़ा। MOSFETs के तहत कुछ नंगे तांबे हैं (यदि मैं भविष्य में एक हीट सिंक जोड़ना चाहता हूं)।

शीर्ष v2

टिप्पणी करने के लिए स्वतंत्र हैं ! आपका अग्रिम में ही बहुत धन्यवाद !

EDIT 2

इस डिजाइन के लिए एक नया अद्यतन। मैंने MOSFETs के नेतृत्व में तांबे के क्षेत्र में वृद्धि की। कि इन निशानों के प्रतिरोध को कम करना चाहिए।

मैंने इन परतों में वर्तमान वितरण को बेहतर बनाने के लिए ऊपर और नीचे की परतों के बीच अधिक vias जोड़ा।

मैंने निर्माता से पूछा कि क्या मैं गर्मी लंपटता को सुधारने के लिए उपकरणों के नीचे vias प्लग कर सकता हूं। उसने मुझे बताया कि वह द्वैध था।

मुझे नहीं लगता कि मैं कुछ और बदलूंगा। यह मेरा सबसे अच्छा अनुमान था, इसलिए अगर कोई कोई टिप्पणी करता है तो मैं इसे दे सकता हूं।

शीर्ष नीचे v3 नीचे का v3

— Marmoz
स्रोत

चीजों की एक जोड़ी: सबसे पहले, आप वास्तव में कई (या किसी भी) vias सीधे अपने MOSFETs के तहत नहीं चाहते हैं। या तो आपको उन्हें प्लग करने के लिए बोर्ड हाउस के लिए अतिरिक्त भुगतान करना होगा, या वे मिलाप को भाग से दूर कर देंगे (या इससे भी बदतर, अगर vias तल पर झुका हुआ है, तो भागने वाले धुएं के धुएं के नीचे बड़े voids बना सकते हैं एफईटी)। मैं FET पैड के आसपास तांबे के क्षेत्र का विस्तार करने की सलाह दूंगा (जैसे आपने यू $ 2 के बाईं ओर किया था) और वहां अधिक vias जोड़ें। इसके अलावा, सोल्डर-ऑन-अनमास्क-निशान मदद कर सकता है, यह एक अतिरिक्त विनिर्माण कदम जोड़ देगा। यदि आप लागत-संवेदनशील हैं, तो यह मायने रखेगा। एक मजेदार परियोजना की तरह लग रहा है!

— बिट्समैक

हाँ, यह एक मजेदार परियोजना है !! टिप्पणियों के लिए धन्यवाद, निर्माता पहले से ही बोर्ड बना रहा है। मैं निश्चित रूप से इन मुद्दों पर ध्यान दूंगा। मैं MOSFETs के तहत विअस के बारे में चिंतित हूं। वे प्लग नहीं हैं, लेकिन मुझे उम्मीद है कि वे भाग से बहुत ज्यादा सोल्डर नहीं मिटाएंगे। मैंने एक अन्य प्रश्न में इस समस्या के बारे में बात की। बिना सोचे-समझे निशान पर कुछ मिलाप लगाने के बारे में, मैंने इसके बारे में सोचा और फैसला किया कि बिना काम कर सकते हैं। यह शॉर्ट-सर्किट की संभावना को भी कम करता है जो कि बुरी बात नहीं है ...

— मर्मोज

तांबे के क्षेत्र के बारे में, मैं अंतरिक्ष से बाहर चल रहा था। इसलिए अगर मैं गर्मी अपव्यय में सुधार करना चाहता हूं, तो मैं एक हीट सिंक का उपयोग करूंगा। MOSFETs के तहत voids एक मुख्य समस्या है जिसे मुझे जल्द ही हल करना होगा! क्या आपके पास इसके लिए कोई सलाह है (अब बोर्ड इस तरह से बने हैं)?

— Marmoz

सलाह है कि मैं हमेशा मिल गया है एक पैड में खुले विअस का उपयोग "कभी नहीं"। कभी-कभी मुझे ज़रूरत होती है, इसलिए मैंने कुछ में डाल दिया, और इसने अब तक काम किया है। वे बाती सोल्डर करते हैं! मैंने इनमें से कई के साथ एक बार एक बोर्ड बनाया (आपके पास से कम, हालांकि, ( मुस्कराहट )), और मिलाप बोर्ड के नीचे भाग गया और एक बड़ी गिरावट में जमा हो गया। हालांकि तल-परत विआस के बीच मिलाप था! इस समस्या को हल करने का प्रयास निचली परत पर व्यास को "तम्बू" करना है। इसका मतलब है कि वे सोल्डरमास्क से ढके हुए हैं। यह तभी संभव है, जब मुखौटा को अक्षुण्ण रखने के लिए

— विआस

हालाँकि, इसके साथ समस्या यह है कि विस्तार करने वाली गैसेस (या तो हवा ही है, या फ्लक्स से) बोर्ड के नीचे से नहीं निकल सकती है। वे बुलबुले और voids को छोड़कर, FET के खिलाफ जोर देते हैं। एक अच्छा समाधान नहीं। अगर मैं आपकी जगह पर होता, तो पहले से ही निर्मित बोर्ड के साथ, मैं शायद फिएट में मिलाप करने से पहले मैन्युअल रूप से व्यास में मिलाप चलाऊंगा। उम्मीद है कि यह नीचे से नहीं चलेगा :)

— बिट्समैक

जवाबों:

मैं उत्सुक हूं कि आपने अपनी शक्ति अपव्यय संख्या कैसे प्राप्त की। डेटा शीट को देखकर ऐसा लगता है कि 10 डिग्री 200 mW (12 डिग्री तापमान वृद्धि), 30 amps, 2.5W 90 डिग्री तापमान वृद्धि (40 डिग्री / डब्ल्यू के Rthja को देखते हुए) जो 6 सेमी ^ होने पर भी सही प्रतीत होता है पीसीबी क्षेत्र के 2)।

उस ने कहा, यदि आप अपने FETs से बहुत अधिक गर्मी खींचना चाहते हैं, तो आप उनके नीचे ड्रिल किए गए छेद के माध्यम से .250 "चढ़ाया जा सकता है और फिर एक तांबे के स्लग का उपयोग कर सकते हैं जो छेद के माध्यम से फैलता है और पैकेज के पीछे से संपर्क करता है।" शीर्ष पर एक हीट सिंक को गोंद कर सकता है लेकिन यह मामले के माध्यम से संचालित करने के लिए प्रभावी नहीं है।

आपके लेआउट प्रश्नों के लिए, यह स्रोत के सभी लीड के लिए 6mil ट्रेस की तरह दिखता है। यह 30 ए में एक खराब विकल्प होगा, 30 ए फ्यूज के अंदर तुलना लुक से :-) इसका क्या मतलब है कि आपको उस ट्रेस पर कुछ वार्मिंग मिलेगी। कभी भी आपके द्वारा चुनी गई चौड़ाई का पता लगाने के लिए, अपने चुने हुए तांबे के स्तर पर गणना करें और यह पता लगाने के लिए कि कितने वाट विलोपित करने के लिए वर्तमान चुकता x प्रतिरोध का उपयोग करेंगे।

आपको पैड पर आपके द्वारा प्राप्त सभी vias की आवश्यकता नहीं है। 5 थर्मामीटर से ऊपर से नीचे तक कनेक्ट करने के लिए पर्याप्त होगा। मैंने देखा है कि लोग सिर्फ एक का उपयोग करते हैं, लेकिन आप उस मामले में छेद होने के बावजूद प्लेट पर बहुत भरोसा करते हैं।

— चक
स्रोत

वास्तव में, अधिकांश वर्तमान IN ब्लॉक से OUT ब्लॉक तक जाते हैं, वे टर्मिनल ब्लॉक हैं। मुझे फिर से संख्या के माध्यम से जाना चाहिए, मेरे पास अभी उन्हें ध्यान में नहीं है लेकिन यह अंत में ठीक काम किया है। मुझे यकीन नहीं हो रहा है कि कॉपर स्लग ट्रिक ... ठीक है सभी vias के लिए, मुझे वास्तव में नहीं पता था इसलिए मैंने इस तरह की कोशिश की। अगली बार जानने के लिए अच्छा है, धन्यवाद!

— मर्मोज़

आप उच्च धारा के निशान पर सोल्डर मास्क को हटाने पर विचार कर सकते हैं और हवेल कोटिंग को थोड़ा मोटा करने की अनुमति दे सकते हैं (और संभवतः व्यास को भर सकते हैं?)।

— TomKeddie
स्रोत

क्या कोई अभी भी एचएसएल का उपयोग करता है? बहुत सारे पीसीबी निर्माता अभी भी एचएएसएल का समर्थन नहीं करते हैं क्योंकि लागत अंतर लगभग कोई भी नहीं है, और ENIG एक बेहतर, चापलूसी खत्म करता है।

— ओलिवर

मैं बस यह बता सकता हूं कि उन्होंने वास्तव में एक ENIG खत्म किया था। हालाँकि, मैंने सोल्डर मास्क नहीं हटाया, लेकिन यह एक अच्छा बिंदु था। धन्यवाद

— मर्मोज़ जूल

यदि आपको इस शीतलन शक्ति की आवश्यकता है, तो एक एल्यूमीनियम सब्सट्रेट पीसीबी का उपयोग करने पर विचार करें। यह थर्मल विअस का एक बहुत कुछ है, मुझे नहीं लगता कि कई प्रोटो शॉप्स अतिरिक्त ड्रिलिंग चार्ज के बिना इसे बनाएंगे।

— वेसल स्क्वीज़र
स्रोत

सामान्य टिप्पणी के मामले में यह किसी को मदद करता है: बहुत सी जगह 35 ड्रिल प्रति वर्ग इंच पर एक रेखा खींचती है।

— एंथनी

मैं उस समय एल्यूमीनियम सब्सट्रेट पीसीबी नहीं जानता था। लेकिन आखिरकार वह काम कर गया। मैंने इन बहुत से लोगों के साथ उच्च धाराओं के लिए वाणिज्यिक पीसीबी देखे, इसलिए मैंने सोचा कि नुकसान नहीं पहुंचा सकता। मैं वास्तव में नहीं जानता कि क्या उन्होंने मुझ पर कोई अतिरिक्त शुल्क लगाया है, वे उद्धरण पर कुछ भी नहीं कहते हैं ... लेकिन इसका मतलब यह नहीं है कि उन्होंने मुझसे कोई शुल्क नहीं लिया।

— मर्मोज़