cpu-cache पर टैग किए गए जवाब

एक मल्टीकोर प्रोसेसर में, कोर के कैश की सामग्री का क्या होता है (L1 कहते हैं) जब उस कैश पर एक संदर्भ स्विच होता है? क्या व्यवहार वास्तुकला पर निर्भर है या यह सभी चिप निर्माताओं द्वारा पीछा किया जाने वाला एक सामान्य व्यवहार है?

50 computer-architecture  operating-systems  cpu-cache 

एक विशिष्ट जेनरेशनल कचरा कलेक्टर एक अलग मेमोरी क्षेत्र में हाल ही में आवंटित डेटा रखता है। विशिष्ट कार्यक्रमों में, बहुत सारा डेटा अल्पकालिक होता है, इसलिए युवा कचरा (एक मामूली जीसी चक्र) को बार-बार इकट्ठा करना और पुराने कचरा को इकट्ठा करना स्मृति ओवरहेड और जीसी करने में बिताए …

38 programming-languages  computer-architecture  cpu-cache  garbage-collection 

एल 1 और एल 2 कैश अनुरोधों के परिणामस्वरूप एक मिस हो जाता है, क्या प्रोसेसर तब तक स्टाल करता है जब तक कि मुख्य मेमोरी एक्सेस नहीं की जाती है? मैंने दूसरे धागे पर स्विच करने के विचार के बारे में सुना, यदि ऐसा है तो रुके हुए धागे …

26 computer-architecture  cpu-cache  cpu-pipelines 

विशेष रूप से: 1) 4096 ब्लॉक / लाइनों के साथ एक डायरेक्ट-मैप्ड कैश जिसमें प्रत्येक ब्लॉक में 8 32-बिट शब्द हैं। 32-बिट पते को टैग और इंडेक्स फ़ील्ड के लिए कितने बिट्स की आवश्यकता है? 2) 1 के रूप में एक ही सवाल) लेकिन पूरी तरह से साहचर्य कैश के …

20 computer-architecture  cpu-cache 

निम्नलिखित बहुत सरल कंप्यूटर प्रोग्राम पर विचार करें: for i = 1 to n: y[i] = x[p[i]] यहाँ और वाई हैं n बाइट्स की तत्व सरणियों, और पी एक है n शब्दों का तत्व सरणी। यहाँ n बड़ा है, उदाहरण के लिए, n = 2 31 (ताकि डेटा का केवल …

18 parallel-computing  cpu-cache  memory-hardware 

क्या यह सच है कि सीक्वेंशियल कंसिस्टेंसी कैशे कॉरेंस की तुलना में अधिक मजबूत संपत्ति है? इसके अनुसार सोरिन, डैनियल जे; हिल, मार्क डी; वुड, डेविड ए: ए प्राइमर ऑन मेमोरी कंसिस्टेंसी एंड कैच कोहरेंस , मॉर्गन एंड क्लेपूल, 2011 अनुक्रमिक संगति का वर्णन किया जा सकता है (औपचारिक रूप …

17 computer-architecture  cpu-cache  shared-memory 

मैं एक परीक्षा के लिए अध्ययन करने की कोशिश कर रहा हूं और मैंने महसूस किया कि मैं उलझन में हूं कि टीएलबी और डेटा कैश कैसे काम करते हैं। मैं समझता हूं कि टीएलबी अनिवार्य रूप से हाल ही में उपयोग किए गए भौतिक पतों का एक कैश है। …

15 computer-architecture  cpu-cache  virtual-memory 

lllrrrmax(i⊕j)max(i⊕j)\max{(i\oplus j)}l≤i,j≤rl≤i,j≤rl\le i,\,j\le r भोली एल्गोरिथ्म बस सभी संभावित जोड़े की जांच करता है; उदाहरण के लिए रूबी में हमारे पास होगा: def max_xor(l, r) max = 0 (l..r).each do |i| (i..r).each do |j| if (i ^ j > max) max = i ^ j end end end max end …

14 algorithms  algorithms  machine-learning  statistics  testing  terminology  asymptotics  landau-notation  reference-request  optimization  scheduling  complexity-theory  time-complexity  lower-bounds  communication-complexity  computational-geometry  computer-architecture  cpu-cache  cpu-pipelines  operating-systems  multi-tasking  algorithms  algorithm-analysis  education  correctness-proof  didactics  algorithms  data-structures  time-complexity  computational-geometry  algorithms  combinatorics  efficiency  partitions  complexity-theory  satisfiability  artificial-intelligence  operating-systems  performance  terminology  computer-architecture 

कैश-विस्मृत एल्गोरिदम और डेटा संरचनाएं एक नई चीज हैं, जिसे फ्रिगो एट अल द्वारा पेश किया गया है। में कैश-अनजान एल्गोरिदम, 1999 । उसी वर्ष से प्रोकॉप की थीसिस शुरुआती विचारों का भी परिचय देती है। फ्रिगो एट अल द्वारा पेपर। सिद्धांत और कैशे-विस्मृत एल्गोरिदम और डेटा संरचनाओं की क्षमता …

14 algorithms  data-structures  computer-architecture  reference-request  cpu-cache 

सीपीयू कैश का उपयोग अस्थायी और स्थानिक इलाके का शोषण करके किया जाता है। मेरा सवाल यह है कि इन कैश को प्रबंधित करने के लिए कौन जिम्मेदार है? क्या यह ऑपरेटिंग सिस्टम एक विशेष एक्सेस पैटर्न की पहचान करता है और फिर निम्न स्तर के ओएस फ़ंक्शन कॉल का …

9 computer-architecture  cpu-cache