cpu-pipelines पर टैग किए गए जवाब

एल 1 और एल 2 कैश अनुरोधों के परिणामस्वरूप एक मिस हो जाता है, क्या प्रोसेसर तब तक स्टाल करता है जब तक कि मुख्य मेमोरी एक्सेस नहीं की जाती है? मैंने दूसरे धागे पर स्विच करने के विचार के बारे में सुना, यदि ऐसा है तो रुके हुए धागे …

26 computer-architecture  cpu-cache  cpu-pipelines 

lllrrrmax(i⊕j)max(i⊕j)\max{(i\oplus j)}l≤i,j≤rl≤i,j≤rl\le i,\,j\le r भोली एल्गोरिथ्म बस सभी संभावित जोड़े की जांच करता है; उदाहरण के लिए रूबी में हमारे पास होगा: def max_xor(l, r) max = 0 (l..r).each do |i| (i..r).each do |j| if (i ^ j > max) max = i ^ j end end end max end …

14 algorithms  algorithms  machine-learning  statistics  testing  terminology  asymptotics  landau-notation  reference-request  optimization  scheduling  complexity-theory  time-complexity  lower-bounds  communication-complexity  computational-geometry  computer-architecture  cpu-cache  cpu-pipelines  operating-systems  multi-tasking  algorithms  algorithm-analysis  education  correctness-proof  didactics  algorithms  data-structures  time-complexity  computational-geometry  algorithms  combinatorics  efficiency  partitions  complexity-theory  satisfiability  artificial-intelligence  operating-systems  performance  terminology  computer-architecture 

मैंने देखा है कि शाखा भविष्यवाणी में दो अलग-अलग प्रकार के राज्य हैं। सुपरस्लेकर निष्पादन में, जहां शाखा की भविष्यवाणी बहुत महत्वपूर्ण है, और यह मुख्य रूप से निष्पादन में देरी के बजाय देरी है। निर्देश पाइपलाइन में, जहां निर्देशों के बाद से वास्तव में निष्पादित नहीं होने के बाद …

11 cpu-pipelines  computer-architecture