मुझे लगता है कि मैं आपका भ्रम देखता हूं। टीएलबी और डेटा कैश दो अलग-अलग तंत्र हैं। वे दोनों एक प्रकार के कैश हैं, लेकिन वे अलग-अलग चीजों को कैश करते हैं:
↦
इसलिए, TLB इस लुकअप के लिए एक समर्पित कैश के रूप में कार्य करता है। TLB में कुछ TLB प्रविष्टियाँ होती हैं, जहाँ प्रत्येक TLB प्रविष्टि में एक आभासी पता और उसके अनुरूप भौतिक पता दोनों होते हैं।
TLB प्रोसेसर को बहुत जल्दी वर्चुअल एड्रेस को भौतिक पते में बदलने देता है। यदि कोई निर्देश प्रोसेसर को वर्चुअल (वर्चुअल) पते पर कुछ मेमोरी ऑपरेशन करने के लिए कहता है, तो प्रोसेसर पहले यह देखने के लिए जांचता है कि क्या टीएलबी में उस वर्चुअल पते के लिए कोई प्रविष्टि है या नहीं। यदि ऐसा होता है, तो उसे TLB देखने के लिए "कैश हिट" कहा जाता है, और चूंकि TLB प्रविष्टि में अनुवादित भौतिक पता भी शामिल है, प्रोसेसर तुरंत जानता है कि किस भौतिक पते का उपयोग करना है। यदि ऐसा नहीं होता है, तो टीएलबी लुकअप के लिए कैश मिस है, और प्रोसेसर को पेज टेबल पर चलकर वर्चुअल-टू-फिजिकल कन्वर्सेशन करना है। (एक बार जब यह उस रूपांतरण को पूरा कर लेता है, तो यह TLB में एक प्रविष्टि जोड़ता है ताकि भविष्य में उस आभासी पते का रूपांतरण बहुत जल्दी हो जाए।)
मेमोरी की सामग्री के लिए डेटा कैश एक कैश है। मुख्य मेमोरी आपको एक भौतिक पता निर्दिष्ट करने देती है और उस भौतिक पते पर मूल्य पढ़ती है। हालांकि, मुख्य मेमोरी धीमी है। यदि हमें हर बार मुख्य मेमोरी में जाना होता है तो हम कोई भी मेमोरी ऑपरेशन करना चाहते हैं, तो हमारा प्रोसेसर बहुत धीमा होगा।
इसलिए, डेटा कैश मेमोरी रीड के लिए समर्पित कैश के रूप में कार्य करता है। डेटा कैश में कुछ कैश प्रविष्टियाँ होती हैं, जहाँ प्रत्येक कैश प्रविष्टि में एक भौतिक पता और उस पते पर मेमोरी का मूल्य होता है।
डेटा कैश प्रोसेसर को मेमोरी से बहुत जल्दी पढ़ने देता है। जब प्रोसेसर मेमोरी को कुछ (भौतिक) पते पर पढ़ना चाहता है, तो यह पहले डेटा कैश को यह देखने के लिए जांचता है कि इसमें उस पते के लिए कैश प्रविष्टि है या नहीं। यदि ऐसा होता है, तो इसे "कैश हिट" (डेटा कैश में) के रूप में जाना जाता है, और प्रोसेसर मुख्य मेमोरी से संपर्क करने की आवश्यकता के बिना, तुरंत उस कैश प्रविष्टि में संग्रहीत डेटा मूल्य का उपयोग कर सकता है। यदि ऐसा नहीं होता है, तो यह एक "कैश मिस" (डेटा कैश के लिए) है, और प्रोसेसर को मुख्य मेमोरी में जाने की आवश्यकता है। (प्रोसेसर को मुख्य मेमोरी से उस पते पर मान प्राप्त होने के बाद, यह डेटा कैश में एक कैश प्रविष्टि जोड़ता है ताकि यह पढ़ने का प्रयास किया जाए कि डेटा कैश में एक ही पता मारा जाएगा।)
वे दोनों कैश हैं, लेकिन वे एक अलग उद्देश्य की सेवा करते हैं। प्रोसेसर प्रत्येक मेमोरी ऑपरेशन के लिए दोनों का उपयोग करता है: यह पहले वर्चुअल पते से भौतिक पते में परिवर्तित करने के लिए टीएलबी का उपयोग करता है, फिर यह उस पते पर मेमोरी में संग्रहीत मूल्य को पढ़ने की प्रक्रिया को तेज करने के लिए डेटा कैश की जांच करता है।
अधिक जानकारी के लिए, आप विकिपीडिया लेख TLB पर पढ़ सकते हैं । यदि आप एक खोज करते हैं, तो टीएलबी और डेटा कैश पर कई अन्य जानकारी उपलब्ध है। मैं "टीएलबी" और "एल 1 कैश" या "एल 2 कैश" (बाद के 2 डेटा कैश के प्रकार) के लिए खोज करने का सुझाव देता हूं।
(भविष्य में संदर्भ के लिए: हम अपेक्षा करते हैं कि आप यहां पूछने से पहले अपने प्रश्न पर कुछ शोध कर सकते हैं, और मानक इंटरनेट स्रोतों की जांच कर सकते हैं। यदि उत्तर विकिपीडिया में मिल सकता है, तो आपने अपने आप पर पर्याप्त शोध नहीं किया है। यदि आप टीएलबी को यहां पूछने से पहले जानकारी के लिए इंटरनेट स्रोतों की जांच करते हैं तो बेहतर भाग्य, यह भी देखें कि स्टैच ओवरफ्लो उपयोगकर्ताओं के लिए अनुसंधान के प्रयासों की कितनी उम्मीद है? इसलिए, इसे एक सबक के रूप में उपयोग करने का अवसर लें, ताकि आप अपने स्वयं को बेहतर बना सकें। अनुसंधान कौशल - ऐसा कुछ जो आपके पूरे करियर के लिए मूल्यवान होगा।)
