timing पर टैग किए गए जवाब

मेरे पेशेवर जीवन में, मुझे कभी-कभी प्रोटोकॉल के लिए टाइमिंग आरेख बनाने की आवश्यकता होती है: UART , SPI , आदि। हालांकि, मुझे कोई भी अच्छा प्रोग्राम उपलब्ध नहीं है। इसके लिए किन कार्यक्रमों की सिफारिश की जा सकती है और उनका उपयोग करने का अनुभव कैसा है?

33 communication  spi  uart  timing  drawing 

मैं कुछ रेट्रोकोम्प्यूटिंग फ़न के लिए Z80 होमब्रेव कंप्यूटर बनाने और खुद को इलेक्ट्रॉनिक डिज़ाइन का आधार सिखाने का प्रयास कर रहा हूँ। प्रूफ-ऑफ-कॉन्सेप्ट के लिए, मैंने पहले से ही पिछले हफ्तों में ब्रेडबोर्ड पर एक बुनियादी प्रणाली को सफलतापूर्वक इकट्ठा कर लिया है। वर्तमान प्रोटोटाइप बेहद सरल है। मैंने …

15 embedded  logic-gates  signal-integrity  timing  z80 

तो जो लोग नहीं जानते हैं, उनके लिए दौड़ खतरा प्रमेय (RHT) कहता है कि: ए एक्स बी + ए 'एक्स सी = ए एक्स बी + ए' एक्स सी + बी एक्स सी मैं आरएचटी के दूसरे भाग को समझता हूं, समय की देरी और इस तरह के बारे …

12 digital-logic  logic-gates  timing  race-condition 

मैं इन संगीत निर्देशकों का निर्माण करता हूं । केवल यह वास्तव में एक अनुक्रमक नहीं है, यह एक अनुक्रमकर्ता के लिए एक भौतिक इंटरफ़ेस है। सीक्वेंसर एक एप्लिकेशन है जो एक लैपटॉप पर चलता है जिसे सीक्वेंसर कनेक्ट करता है, यह चीज उपयोगकर्ता को मक्खी पर ड्रम लूप बनाने …

11 arduino  timing  midi 

Micros () प्रलेखन नोट करता है कि रिटर्न वैल्यू हमेशा 4 के कई होगी। क्या उच्च रिज़ॉल्यूशन माइक्रोसेकंड क्लिक प्राप्त करने का कोई तरीका है, अधिमानतः 1 माइक्रोसेकंड स्तर तक? AVR स्तर तक गिरना स्वीकार्य है।

11 arduino  timing 

परिचय इंटरनेट पर और कुछ प्रशिक्षण वर्गों में कई बार परस्पर विरोधी या अधूरी जानकारी पाए जाने के बाद, एसडीसी प्रारूप में समय की कमी को सही तरीके से कैसे बनाया जाए , इसके लिए मैं ईई समुदाय से कुछ सामान्य घड़ी बनाने वाली संरचनाओं के साथ मदद के लिए …

10 clock  timing  constraints  sdc 

मैं fpgas में नया हूं, और कुछ समय सूक्ष्मताएं हैं जो मुझे यकीन नहीं है कि मैं समझता हूं: यदि मेरी सभी तुल्यकालिक प्रक्रियाएं एक ही किनारे पर चालू हो जाती हैं, तो इसका मतलब है कि मेरे इनपुट एक बढ़ती हुई बढ़त पर 'कैप्चर' किए गए हैं, और मेरे …

10 digital-logic  fpga  timing 

FPGA की दुनिया में, HDL कंपाइलर के लिए वास्तव में क्या गलत रास्ते हैं? वे उपयोगी क्यों हैं?

10 fpga  timing  hdl 

मेरे पास घड़ी डोमेन में एक विस्तृत रजिस्टर पास करने के लिए एक बस सिंक्रोनाइज़र सर्किट है। मैं एक सरलीकृत विवरण प्रदान करूंगा, अतुल्यकालिक रीसेट तर्क को छोड़ देना। डेटा एक घड़ी पर उत्पन्न होता है। अपडेट कई (कम से कम एक दर्जन) घड़ी के किनारों के अलावा हैं: PROCESS …

10 fpga  clock  timing  sdc 

मैं एक 100Mbit ईथरनेट बोर्ड डिबग करने की कोशिश कर रहा हूं और मैं एक समस्या के खिलाफ चल रहा हूं, जिसे हल करने की कोशिश करने में मुझे परेशानी हो रही है। यह प्रेषित जोड़ी के लिए आंख का आरेख है। प्राप्त जोड़ी बहुत समान है। यह एक LAN8700 …

10 ethernet  timing  signal-integrity  troubleshooting 

मैं जानना चाहता हूं कि नंगे हड्डियों के अतुल्यकालिक DRAM नियंत्रक का निर्माण कैसे करें। मैं कुछ 30-पिन 1MB SIMM 70ns DRAM (1Mx9 समता के साथ) मॉड्यूल है कि मैं एक homebrew रेट्रो कंप्यूटर परियोजना में उपयोग करना चाहते हैं। दुर्भाग्य से उनके लिए कोई डेटाशीट नहीं है इसलिए मैं …

9 memory  timing  dram  7400