FPGA की दुनिया में, HDL कंपाइलर के लिए वास्तव में क्या गलत रास्ते हैं? वे उपयोगी क्यों हैं?
FPGA की दुनिया में, HDL कंपाइलर के लिए वास्तव में क्या गलत रास्ते हैं? वे उपयोगी क्यों हैं?
जवाबों:
झूठे रास्ते समय के पथ हैं जिन्हें कभी भी अंतिम डिजाइन में प्रयोग नहीं किया जाएगा। मान लीजिए कि आप 4-बिट काउंटर डिज़ाइन कर रहे हैं और यह पता चला है कि 12 से 13. की बढ़ोतरी के दौरान बहुत धीमी गति से विलंब का मार्ग है। यदि आपका डिज़ाइन हमेशा काउंटर को रीसेट करता है जब भी गिनती 9 के बराबर होती है तो वह धीमा रास्ता कभी नहीं देखा जाएगा। वास्तविक डिजाइन। आप धीमे पथ को झूठे मार्ग के रूप में लेबल करते हैं ताकि कंपाइलर किसी भी समय खर्च न करें, या गलत पथ को तेज़ी से चलाने के प्रयास में कोई अतिरिक्त तर्क न जोड़े।
एक झूठा रास्ता एक पथ है जो डिज़ाइन में मौजूद है, लेकिन ऑपरेशन में एक भूमिका नहीं निभाता है, इसलिए इसे समय विश्लेषण में शामिल करना आवश्यक नहीं है।
मामला होने के कई कारण हो सकते हैं, लेकिन चूंकि समय विश्लेषण उपकरण आमतौर पर नहीं जानता (हालांकि कुछ उपकरण हैं जो उन्हें पता लगा सकते हैं) कौन से रास्ते का उपयोग किया जा सकता है या नहीं, आपको यह बताना होगा। यह एक बहु-चक्र पथ के समान है, जहां आप यह बता सकते हैं कि एक निश्चित पथ को पूरा करने के लिए एक से अधिक चक्र का उपयोग करने की अनुमति है।
एक उदाहरण (एक झूठा रास्ता) एक रजिस्टर है जिसे एक बार पावर अप पर लिखा जा सकता है, लेकिन फिर उसी स्थिति में रहता है।
बस, एक झूठा रास्ता एक तर्क पथ है जिसे आप यह देखने के लिए जाँचने से बाहर रखना चाहते हैं कि क्या यह समय विश्लेषण के दौरान समय से मिलता है। रास्तों को बाहर करने के दो कारण हैं, पहला यह कि झूठा मार्ग उस संकेत के लिए समय को पूरा करने के लिए उपकरणों को अधिक कठिन बना देगा, जो बदले में वैध सिग्नल पथों को प्रभावित करेगा, संभवतः अतिरिक्त समय त्रुटियों का कारण बन सकता है और क्योंकि यह समय विफलता की रिपोर्ट करने में समय की जाँच का कारण बनेगा संभवतः वैध समय त्रुटियों से डिजाइनर विचलित हो रहा है।
गलत पथ असंबंधित अतुल्यकालिक घड़ियों या एक ही आवृत्ति की घड़ियों के बीच तर्क पथ के कारण होते हैं, लेकिन अज्ञात चरण संबंध या एक पथ के साथ जो सामान्य सर्किट ऑपरेशन के दौरान कभी भी सक्रिय नहीं होगा। किसी पथ को नजरअंदाज करने के लिए उपकरण को समय पर काम करना केवल उस समय की जाँच नहीं है। यह डिज़ाइनर पर निर्भर है कि मैन्युअल रूप से बीमा करने के लिए सही सिंक्रनाइज़ेशन लॉजिक का उपयोग इन उपेक्षित सिग्नल पथों के लिए किया जाता है।