cpu-architecture पर टैग किए गए जवाब

मैं इस कार्य को पूरा करने की कोशिश में एक सप्ताह से अपना दिमाग लगा रहा हूं और उम्मीद कर रहा हूं कि यहां कोई मुझे सही रास्ते की ओर ले जा सकता है। मुझे प्रशिक्षक के निर्देशों से शुरू करें: आपका असाइनमेंट हमारे पहले लैब असाइनमेंट के विपरीत है, …

322 c++  optimization  x86  intel  cpu-architecture 

कर्नेल या क्रॉस-प्रोसेस मेमोरी प्रकटीकरण ( स्पेक्टर अटैक) के खिलाफ कम करने के लिए , लिनक्स कर्नेल 1 को एक नए विकल्प के साथ संकलित किया जाएगा , जो कि तथाकथित रेटपॉलिन के माध्यम से अप्रत्यक्ष कॉल -mindirect-branch=thunk-externकरने के gccलिए शुरू किया गया है । यह एक नया आविष्कार किया …

244 security  assembly  x86  cpu-architecture 

यह मेरे लिए स्पष्ट नहीं है कि कंपाइलर को 64-बिट के संकलन के लिए कैसे पता चलेगा जब उसे इसकी आवश्यकता होगी। यह कैसे पता चलता है कि यह आत्मविश्वास से 32-बिट को लक्षित कर सकता है? मैं मुख्य रूप से उत्सुक हूं कि संकलक को पता है कि संकलन …

204 c#  .net  visual-studio  compilation  cpu-architecture 

कोर और प्रोसेसर में क्या अंतर है? मैंने पहले से ही Google पर इसके लिए खोज की है, लेकिन मैं अभी मल्टी-कोर और मल्टी-प्रोसेसर की परिभाषा पा रहा हूं, लेकिन यह वह नहीं है जो मैं देख रहा हूं।

197 cpu  core  cpu-architecture 

मैं सोच रहा हूं कि 2007 से उलरिच ड्रेपर की व्हाट एवरी प्रोग्रामर को मेमोरी के बारे में कितना पता होना चाहिए । इसके अलावा, मैं 1.0 या एक शुद्धिपत्र से एक नए संस्करण नहीं पा सके।

164 optimization  memory-management  x86  cpu-architecture  micro-optimization 

ट्रैप और इंटरप्ट में क्या अंतर है? यदि विभिन्न प्रणालियों के लिए शब्दावली अलग है, तो x86 पर उनका क्या अर्थ है?

159 x86  operating-system  kernel  interrupt  cpu-architecture 

मुझे यह तय करने के लिए पर्याप्त जानकारी नहीं मिल रही है कि मुझे अपने प्रोजेक्ट को संकलित करने के लिए किस संकलक का उपयोग करना चाहिए। एक प्रक्रिया का अनुकरण करने वाले विभिन्न कंप्यूटरों पर कई कार्यक्रम हैं। लिनक्स पर, मैं जीसीसी का उपयोग कर रहा हूं। प्रत्येक वस्तु …

147 c++  compiler-construction  mingw  cpu-architecture  mingw-w64 

C ++ में, एक बूलियन 1 बाइट और 1 बिट आकार क्यों नहीं है? 4-बिट या 2-बिट पूर्णांक की तरह क्यों नहीं हैं? CPU के लिए एमुलेटर लिखते समय मुझे उपरोक्त बातें याद आ रही हैं

127 c++  boolean  byte  cpu-architecture  abi 

क्या आप रनटाइम कोड संशोधन के लिए किसी भी वैध (स्मार्ट) उपयोगों के बारे में सोच सकते हैं (प्रोग्राम को संशोधित करते हुए यह रनटाइम में खुद का कोड है)? आधुनिक ऑपरेटिंग सिस्टम उन कार्यक्रमों पर ध्यान केंद्रित करते हैं जो ऐसा करते हैं क्योंकि इस तकनीक का पता लगाने …

119 executable  cpu-architecture  instructions  self-modifying  platform-agnostic 

जैसा कि वर्तमान में खड़ा है, यह प्रश्न हमारे प्रश्नोत्तर प्रारूप के लिए एक अच्छा फिट नहीं है। हम तथ्यों, संदर्भों या विशेषज्ञता के आधार पर उत्तर दिए जाने की अपेक्षा करते हैं, लेकिन इस सवाल पर बहस, बहस, मतदान या विस्तारित चर्चा की संभावना होगी। यदि आपको लगता है …

105 assembly  x86  mips  x86-64  cpu-architecture 

तो मुझे पता है कि निम्नलिखित रजिस्टर और उनके उपयोग क्या होने चाहिए: सीएस = कोड सेगमेंट (आईपी के लिए प्रयुक्त) DS = डेटा सेगमेंट (MOV के लिए प्रयुक्त) ES = डेस्टिनेशन सेगमेंट (MOVS इत्यादि के लिए प्रयुक्त) SS = स्टैक सेगमेंट (SP के लिए प्रयुक्त) लेकिन निम्नलिखित रजिस्टरों का …

102 assembly  x86  cpu-architecture  cpu-registers  memory-segmentation 

एक पुस्तक में मैंने निम्नलिखित पढ़ा: 32-बिट प्रोसेसर में 2 ^ 32 संभावित पते होते हैं, जबकि वर्तमान 64-बिट प्रोसेसर में 48-बिट पता स्थान होता है मेरी अपेक्षा यह थी कि यदि यह 64-बिट प्रोसेसर है, तो पता स्थान भी 2 ^ 64 होना चाहिए। तो मैं सोच रहा था …

97 x86-64  cpu-architecture  virtual-memory  processor-architecture 

मैंने कुछ शोध किया है। एक बाइट 8 बिट्स है और एक शब्द सबसे छोटी इकाई है जिसे मेमोरी पर संबोधित किया जा सकता है। किसी शब्द की सटीक लंबाई बदलती है। मुझे समझ में नहीं आता कि बाइट होने की क्या बात है? 8 बिट्स क्यों नहीं कहते हैं? …

93 assembly  memory  hardware  terminology  cpu-architecture 

मेरी समझ यह है कि दो तरीकों के बीच मुख्य अंतर यह है कि "राइट-थ्रू" विधि डेटा को तुरंत कैश के माध्यम से मुख्य मेमोरी में लिखा जाता है, जबकि "राइट-बैक" में डेटा "बाद के समय" में लिखा जाता है। हमें अभी भी "बाद के समय" में स्मृति की प्रतीक्षा …

93 caching  cpu-architecture  cpu-cache 

परमाणु संचालन (तुलना-और-स्वैप या परमाणु जोड़ / घटाव में से कोई भी) की लागत क्या है? कितना चक्र का उपभोग करता है? क्या यह SMP या NUMA पर अन्य प्रोसेसर को रोक देगा, या यह मेमोरी एक्सेस को ब्लॉक कर देगा? क्या यह आउट-ऑफ-ऑर्डर सीपीयू में फिर से बफर को …

90 performance  atomic  cpu-architecture  lock-free