cpu-architecture पर टैग किए गए जवाब

सीपीयू या माइक्रोकंट्रोलर का हार्डवेयर माइक्रोआर्किटेक्चर (x86, x86_64, ARM, ...)।

6
इंटेल अपने प्रोसेसर में आंतरिक RISC कोर क्यों छिपाता है?
पेंटियम प्रो (P6 माइक्रोआर्किटेक्चर) के साथ शुरू करते हुए, इंटेल ने माइक्रोप्रोसेसरों को फिर से डिजाइन किया और CISC के पुराने निर्देशों के तहत आंतरिक RISC कोर का उपयोग किया। पेंटियम प्रो के बाद से सभी CISC निर्देशों को छोटे भागों (uops) में विभाजित किया जाता है और फिर RISC …

4
'परफैक्ट स्टेट' परिणाम में स्टेल्ड-साइकल-फ्रंटेंड और स्टेल्ड-साइकल-बैकेंड क्या हैं?
क्या किसी को पता है कि स्टेल्ड-साइकल-फ्रंटेंड और स्टेल्ड-साइकल-बैकएंड का परफैक्ट स्टेटस रिजल्ट में क्या मतलब है ? मैंने इंटरनेट पर सर्च किया लेकिन जवाब नहीं मिला। धन्यवाद $ sudo perf stat ls Performance counter stats for 'ls': 0.602144 task-clock # 0.762 CPUs utilized 0 context-switches # 0.000 K/sec 0 …

6
सीपीयू आर्किटेक्चर का संकलन-समय का पता लगाना
C या C ++ कोड का संकलन करते समय CPU आर्किटेक्चर का पता लगाने का सबसे विश्वसनीय तरीका क्या है? जहाँ तक मेरा बता सकते हैं, विभिन्न compilers अमानक पूर्वप्रक्रमक परिभाषाओं के अपने स्वयं के सेट (है _M_X86MSVS में, __i386__, __arm__जीसीसी में, आदि)। क्या मैं जिस वास्तुकला का निर्माण कर …

2
एक साधारण तंग पाश के लिए चक्र में इस उच्च परिवर्तनशीलता का कारण बनता है -O0 के साथ नहीं बल्कि -O3, एक कोर्टेक्स-ए 72 पर?
मैं कोड के एक टुकड़े के लिए अत्यधिक सुसंगत रनटाइम प्राप्त करने के आसपास कुछ प्रयोग कर रहा हूं। वर्तमान में मैं जो कोड दे रहा हूं वह एक बहुत मनमाना सीपीयू-बाउंड वर्कलोड है: int cpu_workload_external_O3(){ int x = 0; for(int ind = 0; ind < 12349560; ind++){ x = …
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.