परमाणु संचालन (तुलना-और-स्वैप या परमाणु जोड़ / घटाव में से कोई भी) की लागत क्या है? कितना चक्र का उपभोग करता है? क्या यह SMP या NUMA पर अन्य प्रोसेसर को रोक देगा, या यह मेमोरी एक्सेस को ब्लॉक कर देगा? क्या यह आउट-ऑफ-ऑर्डर सीपीयू में फिर से बफर को फ्लश करेगा?
कैश पर क्या होगा असर?
मुझे आधुनिक, लोकप्रिय सीपीयू में दिलचस्पी है: x86, x86_64, PowerPC, SPARC, Itanium।
जवाबों:
मैंने पिछले दिनों के वास्तविक आंकड़ों की तलाश की, और कुछ भी नहीं पाया। हालाँकि, मैंने कुछ शोध किए, जो कि परमाणु की लागत की तुलना कैश मिस की लागत से करता है।
lock cmpxchgPentiumPro (जैसा कि डॉक्टर में वर्णित है) से पहले x86 LOCK उपसर्ग, ( परमाणु कैस सहित ) की लागत , एक मेमोरी एक्सेस (जैसे कैश मिस) है, + अन्य प्रोसेसर द्वारा मेमोरी ऑपरेशन को रोकना, + अन्य प्रोसेसर के साथ कोई विवाद। बस को लॉक करने की कोशिश की जा रही है। हालाँकि, पेंटियमप्रो के बाद से, सामान्य राइटबैक कैचेबल मेमोरी के लिए (सभी मेमोरी एक ऐप डील करती है, जब तक कि आप हार्डवेयर के साथ सीधे बात नहीं करते हैं), सभी मेमोरी ऑपरेशंस को ब्लॉक करने के बजाय, केवल संबंधित कैशे लाइन को ब्लॉक किया जाता है ( @ osgx के उत्तर में लिंक के आधार पर ) ।
यानी वास्तविक lockएड ऑपरेशन के स्टोर भाग के बाद लाइन के लिए MESI शेयर और RFO अनुरोधों का जवाब देने में देरी । इसे "कैश लॉक" कहा जाता है, और केवल उस एक कैश लाइन को प्रभावित करता है। अन्य कोर एक ही समय में अन्य लाइनों को लोड / स्टोर या लोड कर सकते हैं।
वास्तव में, सीएएस मामला अधिक जटिल हो सकता है, जैसा कि इस पृष्ठ पर समझाया गया है , जिसमें कोई समय नहीं है, लेकिन एक भरोसेमंद इंजीनियर द्वारा एक व्यावहारिक विवरण। (कम से कम सामान्य उपयोग-मामले के लिए जहां आप वास्तविक कैस से पहले एक शुद्ध लोड करते हैं।)
बहुत अधिक विस्तार में जाने से पहले, मैं कहूंगा कि LOCKed ऑपरेशन में एक कैश मिस + एक ही कैशलाइन पर अन्य प्रोसेसर के साथ संभावित विवाद होता है, जबकि CAS + पूर्ववर्ती लोड (जो म्यूटेक्स को छोड़कर लगभग हमेशा आवश्यक होता है, जहां आप हमेशा होते हैं कैस 0 और 1) में दो कैशे छूट सकते हैं।
वह बताते हैं कि एक स्थान पर एक लोड + कैस वास्तव में लोड-लिंक्ड / स्टोर-कंडिशनल (बाद के लिए वहां देखें) की तरह दो कैश मिसेज़ खर्च कर सकता है। उनका स्पष्टीकरण MESI कैश सुसंगत प्रोटोकॉल के ज्ञान पर निर्भर करता है । यह एक कैशलाइन के लिए 4 राज्यों का उपयोग करता है: M (ओडीफाइड), E (xclusive), S (hared), I (nvalid) (और इसलिए इसे MESI कहा जाता है), नीचे समझाया गया है जहां जरूरत है। परिदृश्य, समझाया गया है, निम्नलिखित है:
सभी मामलों में, पहले से ही डेटा को संशोधित करने वाले अन्य प्रोसेसर द्वारा एक कैशलाइन अनुरोध को रोक दिया जा सकता है।
मैंने निम्नलिखित सेटअप के साथ कुछ रूपरेखा तैयार की: परीक्षण मशीन (AMD Athlon64 x2 3800+) को बूट किया गया, लंबे मोड (इंटरप्ट अक्षम) पर स्विच किया गया और ब्याज का निर्देश एक लूप में निष्पादित किया गया, 100 पुनरावृत्तियों को नियंत्रित किया गया और 1,000 लूप चक्र। लूप बॉडी को 16 बाइट्स से जोड़ा गया था। लूप से पहले और बाद में rdtsc निर्देश के साथ समय को मापा गया था। इसके अतिरिक्त बिना किसी निर्देश के एक डमी लूप निष्पादित किया गया था (जिसमें प्रति लूप पुनरावृत्ति के लिए 2 चक्र और बाकी के लिए 14 चक्र मापा गया था) और परिणाम को निर्देश रूपरेखा समय के परिणाम से हटा दिया गया था।
निम्नलिखित निर्देशों को मापा गया था:
lock cmpxchg [rsp - 8], rdx(तुलना मैच और बेमेल दोनों),lock xadd [rsp - 8], rdx",lock bts qword ptr [rsp - 8], 1"सभी मामलों में मापा गया समय लगभग 310 चक्र था, त्रुटि +/- 8 चक्र के बारे में थी
यह उसी (कैश्ड) मेमोरी पर बार-बार निष्पादन के लिए मूल्य है। अतिरिक्त कैश मिस के साथ, समय काफी अधिक है। इसके अलावा यह केवल 2 कोर सक्रिय में से एक के साथ किया गया था, इसलिए कैश विशेष रूप से स्वामित्व में था, और कोई कैश सिंक्रोनाइजेशन की आवश्यकता नहीं थी।
कैश मिस पर लॉक किए गए निर्देश की लागत का मूल्यांकन करने के लिए, मैंने wbinvldलॉक किए गए निर्देश से पहले एक निर्देश जोड़ा और wbinvldप्लस add [rsp - 8], raxको तुलना लूप में डाल दिया । दोनों मामलों में लागत प्रति निर्देश जोड़ी के बारे में 80,000 चक्र था! लॉक बीटी के मामले में समय अंतर लगभग 180 चक्र प्रति निर्देश था।
ध्यान दें कि यह पारस्परिक थ्रूपुट है, लेकिन चूंकि लॉक किए गए ऑपरेशन धारावाहिक संचालन हैं, शायद विलंबता में कोई अंतर नहीं है।
निष्कर्ष: एक बंद ऑपरेशन भारी है, लेकिन एक कैश मिस बहुत भारी हो सकता है। इसके अलावा: एक लॉक किए गए ऑपरेशन से कैश मिस नहीं होता है। यह केवल कैश सिंक्रनाइज़ेशन ट्रैफ़िक का कारण बन सकता है, जब कोई कैशलाइन विशेष रूप से स्वामित्व में नहीं है।
मशीन को बूट करने के लिए, मैंने ReactOS प्रोजेक्ट से FreeLdr के x64 संस्करण का उपयोग किया। यहाँ asm स्रोत कोड है:
#define LOOP_COUNT 1000
#define UNROLLED_COUNT 100
PUBLIC ProfileDummy
ProfileDummy:
cli
// Get current TSC value into r8
rdtsc
mov r8, rdx
shl r8, 32
or r8, rax
mov rcx, LOOP_COUNT
jmp looper1
.align 16
looper1:
REPEAT UNROLLED_COUNT
// nothing, or add something to compare against
ENDR
dec rcx
jnz looper1
// Put new TSC minus old TSC into rax
rdtsc
shl rdx, 32
or rax, rdx
sub rax, r8
ret
PUBLIC ProfileFunction
ProfileFunction:
cli
rdtsc
mov r8, rdx
shl r8, 32
or r8, rax
mov rcx, LOOP_COUNT
jmp looper2
.align 16
looper2:
REPEAT UNROLLED_COUNT
// Put here the code you want to profile
// make sure it doesn't mess up non-volatiles or r8
lock bts qword ptr [rsp - 8], 1
ENDR
dec rcx
jnz looper2
rdtsc
shl rdx, 32
or rax, rdx
sub rax, r8
ret
बस-आधारित एसएमपी पर, परमाणु उपसर्ग LOCKएक बस वायर सिग्नल को मुखर (चालू) करता है LOCK#। इसका उपयोग करने के लिए यह बस पर अन्य सीपीयू / उपकरणों को प्रतिबंधित करेगा।
Ppro और P2 पुस्तक http://books.google.com/books?id=3gDmyIYvFH4C&pg=PA245&dq=lock+instruction+pentium&lr=&ei=_E61S5ehLa78zQSzrqwI&cd=1#v=onepage&q=lock%20instruction%20instruction%20 पुनर्निर्माण बाधा
लॉक किए गए निर्देश क्रमबद्ध कर रहे हैं , संचालन को सिंक्रनाइज़ कर रहे हैं .... / आउट-ऑफ-ऑर्डर / लॉक आरएमडब्ल्यू / रीड-संशोधित-राइट = परमाणु स्वयं / निर्देश यह सुनिश्चित करता है कि प्रोसेसर इसे निष्पादित करने से पहले लॉक किए गए निर्देश से पहले सभी निर्देशों को निष्पादित करेगा। / के बारे में अभी तक नहीं लिखा है flushed / यह अगले निर्देश को निष्पादित करने से पहले सभी पोस्ट लिखता है कि प्रोसेसर के भीतर बाहरी मेमोरी में प्लावित किया जाता है।
एसएमपी / सेमाफोर के बारे में एस राज्य में कैश में है ... 0 बाइट्स के लिए एक पठन और अमान्य लेनदेन जारी करना (यह आसन्न सीपीयू में कैश लाइन की साझा प्रतियों की एक हत्या / है)