pll पर टैग किए गए जवाब

चरण बंद लूप्स (PLL) और विलंब लॉक्ड लूप्स (DLL) का उपयोग विभिन्न अनुप्रयोगों में किया जाता है, लेकिन इन सर्किटों के प्रमुख पहलुओं की एक मुख्य चर्चा अभी तक नहीं है कि वे कैसे काम करते हैं, वे किन अनुप्रयोगों में उपयोग किए जा सकते हैं, तुलना दो सर्किट और …

25 pll  dll 

मेरे पास पीएलएल के बारे में एक प्रश्न है। पीएलएल का उद्देश्य एक ही आवृत्तियों के साथ दो संकेत प्राप्त करना है (चरणों में एक बदलाव हो सकता है, जैसा कि मैं समझता हूं)। तो, इस मामले में, आप चरणों की तुलना करने के लिए एक चरण डिटेक्टर का उपयोग …

17 pll 

मैं लेख पढ़ता हूं कि Google गुब्बारा-आधारित इंटरनेट के लिए यूएस का वायरलेस स्पेक्ट्रम चाहता है । यह संचार के लिए 24 GHz आवृत्ति स्पेक्ट्रम का उपयोग करने के लिए कहता है। क्या पीजोइलेक्ट्रिक क्रिस्टल का उपयोग करके उस उच्च आवृत्ति को उत्पन्न करना कभी संभव है? या वे एक …

15 rf  communication  frequency  digital-communications  pll 

मैं हाल ही में सर्किट पर 2 ऑसिलेटर के साथ एक एसटीएम प्रोसेसर में आया था - मुझे लगता है कि एक उच्च गति के संचालन के लिए और दूसरा कम शक्ति के लिए। एक डेस्कटॉप प्रोसेसर की तरह कुछ के लिए जहां घड़ी की गति को किसी भी वांछित …

12 microcontroller  oscillator  clock  microprocessor  pll 

PLL आदेश क्या दर्शाता है? 1 और 2 पीएलएल क्रम 3 के क्रम में क्या नुकसान हैं? QPSK डेमोडुलेटर जैसे एप्लिकेशन के लिए pll प्रकार का चयन कैसे करें?

10 pll 

फ़्रिक्वेंसी सिंथेसाइज़र, जैसे एनालॉग के ADF411x में अक्सर उनके PLL में प्रीस्कूलर होते हैं जो 16/17, 32/33 या 64/65 से विभाजित होते हैं? 2 ^ N + 1 मान किसके लिए उपयोग किया जाता है?

9 pll  synthesizer 

मैं किसी भी बाहरी घटकों (एडीसी के अलावा) का उपयोग किए बिना एक FPGA में एक चरण लॉक को लागू करना चाहता हूं। सरलता के लिए एक साधारण बाइनरी पल्स को लॉक करना पर्याप्त है। संकेतों की आवृत्ति घड़ी का ~ 0.1-1% है। मैं ऑनबोर्ड घड़ी पीएलएल का उपयोग नहीं …

9 fpga  dsp  pll