पहले क्रम, दूसरे क्रम और तीसरे क्रम चरण बंद लूप के बीच क्या अंतर है?

10

PLL आदेश क्या दर्शाता है? 1 और 2 पीएलएल क्रम 3 के क्रम में क्या नुकसान हैं? QPSK डेमोडुलेटर जैसे एप्लिकेशन के लिए pll प्रकार का चयन कैसे करें?

pll

— अपर्णा
स्रोत

1

ध्यान दें कि VCO 1 ऑर्डर फिल्टर के रूप में कार्य करता है क्योंकि PLLs स्थानांतरण फ़ंक्शन PHASE डोमेन में परिभाषित किया गया है। इसका मतलब है कि: पहला ऑर्डर PLL फ़िल्टर, PLL 2nd ऑर्डर बनाता है।

— लविवि

1

@ LvW आप सही हैं, लेकिन आपकी टिप्पणी थोड़ी भ्रमित करने वाली है। जिसे आप "पीएलएल फिल्टर" कहते हैं, उसे आमतौर पर "लूप फिल्टर" कहा जाता है। इसलिए 1 ऑर्डर लूप फ़िल्टर एक 2 डी क्रम PLL इत्यादि बनाता है

— सगी जूल

7

यह मुझे लगता है कि स्वीकृत उत्तर (स्पार्की 256 द्वारा) पीएलएल को केवल एक फिल्टर के रूप में देखता है और पूरी तरह से इसके वास्तविक उद्देश्य की अनदेखी करता है, जो एक सिग्नल के चरण को नियंत्रित करने वाला एक नियंत्रण प्रणाली है। एक नियंत्रण प्रणाली का क्रम इसकी आंतरिक अवस्था की संख्या को दर्शाता है। एकल इनपुट वाले सिस्टम में, पहले राज्य (ऑर्डर) से परे राज्य नियंत्रित चर के डेरिवेटिव के बराबर हैं।

विशेष रूप से, एक PLL में, नियंत्रित चर आमतौर पर संकेत का चरण होता है। पीएलएल एक चरण लॉक का उत्पादन करने का प्रयास करता है। तो, पहला क्रम चरण चर / राज्य के लिए है, दूसरा राज्य पहले राज्य का व्युत्पन्न है - जो आवृत्ति है, और इसी तरह।

एक साधारण आवृत्ति सिंथेसाइज़र के लिए पहला ऑर्डर PLL पर्याप्त हो सकता है, लेकिन एक QPSK डेमोडुलेटर के साथ एक पहला ऑर्डर PLL में शायद किसी भी वाहक आवृत्ति की कमी होगी क्योंकि मॉड्यूलेटर और डेमोडुलेटर के बीच हमेशा एक निरंतर चरण अंतराल उत्पन्न होगा , जिसे केवल हटाया जा सकता है एक दूसरा आदेश पीएलएल। एक चरण अंतराल का मतलब है कि मैं और क्यू चैनल तय नहीं किए जा सकते (वे लगातार "चाल")। इसलिए, एक QPSK डेमोडुलेटर में कम से कम 2 राज्यों (यानी 2 वें क्रम या उच्चतर) के साथ एक PLL होना चाहिए।

इसके अलावा, टिप्पणियों और उत्तरों में प्रचलित कुछ धारणाओं के विपरीत, एक उच्च आदेश एक सिस्टम को धीमा नहीं करता है, और न ही यह अधिक तेज़ बनाता है। प्रतिक्रिया समय सभी सिस्टम मापदंडों द्वारा निर्धारित किया जाता है, मुख्य रूप से इसके गुणांक (या इसके डंडे और शून्य की स्थिति, फ़िल्टर डिज़ाइन के शब्दजाल में) के मूल्य से।

— Sagie
स्रोत

मुझे आपके उत्तर से PLL में आदेश का वास्तविक महत्व मिला। धन्यवाद।

— अपर्णा

7

मुझे यह लिंक एक अद्भुत दस्तावेज से मिला, जो 4 डी फिल्टर तक के बारीक विवरणों को बताता है।

फ़िल्टर ऑर्डर बस चरण तुलनित्र के आउटपुट को फ़िल्टर करने के लिए उपयोग किए जाने वाले ध्रुवों की संख्या को संदर्भित करता है, इसलिए यह VCO को एक सुचारू डीसी त्रुटि वोल्टेज प्रदान करता है।

1 ऑर्डर फिल्टर वास्तव में सिर्फ VCO के फिल्टर विशेषताओं हैं, आवृत्ति या चरण ट्रैकिंग में बदलाव के लिए (शून्य चरण) बसने के लिए न्यूनतम समय की आवश्यकता होती है। कच्चे चरण तुलनित्र उत्पादन वोल्टेज केवल शोर शोर को बाहर निकालने के साथ VCO (वोल्टेज नियंत्रित थरथरानवाला) को खिलाया जाता है। यह प्रकार आवृत्ति परिवर्तन की तेजी से ट्रैकिंग प्रदान करता है और नवीनतम सेटिंग में जल्दी से लॉक होता है, लेकिन जब तक यह एक नई आवृत्ति पर लॉक नहीं होता है, तब तक अनियमित उत्पादन हो सकता है।
एक दूसरे क्रम के फिल्टर में 1 आरसी चरण होता है, जो या तो निष्क्रिय होता है या तेज रोल-ऑफ के लिए ऑप-एम्प का उपयोग करता है। यह एक नई आवृत्ति (शून्य चरण) पर लॉक करने में एक छोटा सा धीमा है, लेकिन बसने और स्थिर होने में कम अनियमित है। अधिकांश सभी पीएलएल डिजाइनों के लिए अनुशंसित।
एक तीसरा ऑर्डर फ़िल्टर वैकल्पिक ऑप-एम्प और डबल आरसी नेटवर्क का उपयोग करता है। यह दूसरों की तुलना में धीमी गति से निपटता है लेकिन एफएसके / क्यूएफएसके / क्यूपीएसके को जटिल मॉडुलन योजनाओं के साथ स्थिर रहकर बेहतर तरीके से सहन करता है। आरसी नेटवर्क को बॉड दरों की एक निश्चित सीमा के लिए तैयार किया जाना है, इसलिए बिट दर में वास्तविक बदलाव को जितनी जल्दी हो सके उतना जल्दी पालन किया जाता है।
पीएलएल लूप को हमेशा एक नया मालवाहक आवृत्ति पर खोजने और लॉक करने में सक्षम होना चाहिए, बजाय डेटा पैकेट के एक फोर्सिंग या एक ईओएफ / ईओएल / ईओटी कमांड भेजने के लिए मजबूर करने या डेटा का नुकसान होने पर। सौभाग्य से तेजी से एमपीयू का अनुकरण किया जा सकता है या पूरे पीएलएल फ़ंक्शन ब्लॉक का निर्माण किया जा सकता है, इसलिए एनालॉग फ़िल्टर और असतत पीएलएल सर्किट का उपयोग दुर्लभ है। खोज शब्द के रूप में QPSK का उपयोग करें और आपको IC और रेडी-टू-यूज़ मॉड्यूल का भरपूर समर्थन मिलेगा। किसी भी 'विशेष' सॉफ़्टवेयर या लाइसेंस समझौतों से सावधान रहें।

एफएसके और क्यूपीएसके के अधिक विवरण के लिए।

— Sparky256
स्रोत

एक दूसरे क्रम के फिल्टर में सिर्फ 1 RC चरण नहीं होता है। प्रथम क्रम के फ़िल्टर वास्तव में आपके कहे अनुसार फ़िल्टर होते हैं। एक तीसरा आदेश फ़िल्टर नहीं है कि आप कैसे वर्णन करते हैं।

— एंडी उर्फ

क्या तीसरा आदेश इनपुट सिग्नल और लॉक सिग्नल के बीच शून्य चरण अंतर पैदा करता है?

— अपर्णा

1

@aparna उन सभी में लॉक अवस्था में शून्य चरण अंतर है। चरण अंतर केवल चरण-आवृत्ति डिटेक्टर पर निर्भर करता है, लूप के आदेश पर नहीं।

— ५० पर Bimpelrekkie

1

स्पार्की, आपने PLL फ़िल्टर के क्रम के साथ PLL ऑर्डर मिलाया है। दोनों "1" के आदेश से अलग हैं क्योंकि VCO पहले ऑर्डर फिल्टर के रूप में कार्य करता है (जहां तक चरण प्रतिक्रिया का संबंध है)।

— लविवि

1

@aparna A PLL फीडबैक वाला सिस्टम है, सिस्टम का क्रम लूप में पोल और शून्य की संख्या निर्धारित करता है। यह लूप के गतिशील व्यवहार को प्रभावित करता है। यह एक तेज लूप के बीच विकल्पों की अनुमति देता है (आवृत्तियों को जल्दी से बदल सकता है) लेकिन ओवरशूट की कीमत पर। या एक धीमी लूप जो अधिक स्थिर है। साथ ही प्रणाली का क्रम यह निर्धारित करता है कि कितनी अधिक आवृत्तियों को दबाया जाता है (उच्चतर क्रम के लिए अधिक)। इसके अलावा उच्च आदेश लूप आमतौर पर डिजाइन करने और सही होने के लिए अधिक कठिन होते हैं।

— Bimpelrekkie

3

ये उत्तर सैद्धांतिक शर्तों और कार्यान्वयन विवरणों से बाधित हैं। चरण मॉडुलन योजना जैसे कि QPSK को अंतिम रूप देने के लिए PLL के चयन का मूल प्रश्न अंततः संबोधित नहीं किया गया है।

पीएलएल के आदेश पर डिमॉड्यूलेशन की कोई निर्भरता नहीं है।

संक्षेप में, चलो आदेशों को कवर करते हैं।

पहले के आदेश PLL में सीमित लॉक बैंड की चौड़ाई होती है। यदि एक PLL एक आवृत्ति पर केंद्रित है $x$ । तब यह साइन तरंगों को बारंबारता के साथ ट्रैक कर सकता है $x \pm \Delta x$ । हालाँकि, के रूप में $\Delta x$ बढ़ता है, यह सिग्नल ट्रैक करने में असमर्थ होगा। VCO आउटपुट में मूल इनपुट सिग्नल के सापेक्ष एक छोटा चरण त्रुटि (ऑफसेट) होगा यदि इनपुट सिग्नल एक अलग आवृत्ति है, और ऑफसेट खराब हो जाएगा क्योंकि इनपुट और इसके केंद्र आवृत्तियों के बीच आवृत्ति अंतर खराब हो जाता है - जब तक कि अंतर नहीं यह इतना महान है कि यह अब इनपुट को ट्रैक नहीं कर सकता है।
दूसरा आदेश PLLs, क्योंकि इसमें एक इंटीग्रेटर कहा जाता है, चरण त्रुटि समस्या को समाप्त करता है।

पीएलएल आदेश के बारे में चर्चा का अंत।

एक PLL के साथ QPSK या BPSK को डिमॉड्युलेट करना आपकी त्रुटि डिटेक्टर पर निर्भर करता है। सादगी के लिए, निम्नलिखित में BPSK पर चर्चा करने देता है:

PLL का उपयोग करके BPSK सिग्नल को डिमोड्यूलेट करने के लिए, हम PLL के एरर डिटेक्टर को संशोधित करते हैं ताकि लूप VCO इनपुट सिग्नल के संबंध में 0 या 180 डिग्री तक लॉक हो जाए। इस प्रकार, PLL VCO का आउटपुट या तो चरण में है या इनपुट के साथ चरण से 180 डिग्री बाहर है। जहां तक लूप का सवाल है, संशोधित त्रुटि डिटेक्टर के कारण, यह सोचता है कि इसमें शून्य त्रुटि है।

जब इनपुट चरण बदल जाता है, तो लूप को फिर से कुछ नहीं करना चाहिए, क्योंकि लूप 0 या 180 डिग्री पर लॉक हो जाएगा। हालाँकि, लूप के भीतर संकेतों में से कुछ सकारात्मक से नकारात्मक में बदल जाएगा और आप इस परिवर्तन का उपयोग यह पता लगाने के लिए कर सकते हैं कि सिग्नल स्विच हुआ या नहीं।

समान अवधारणा QPSK तक फैली हुई है, जहां PLL 90, 180, और इनपुट सिग्नल में 270 डिग्री के चरण परिवर्तनों का पता लगाने के लिए अंधा है।

एक PLL जो BPSK को नष्ट कर सकता है उसे कोस्टास लूप कहा जाता है।

मैंने इस पत्र को सॉफ़्टवेयर में कोस्टास लूप को कैसे लागू किया जाए, इस बारे में लिखा था , जिसमें मेरे द्वारा यहां दी गई सभी जानकारी शामिल है।

— रॉबी वासबी
स्रोत

आपके उत्तर के लिए धन्यवाद। मैं तुम्हारा पेपर देख लूंगा।

— अपर्णा

1

FakeMoustache ने लिखा है: "वे सभी बंद अवस्था में शून्य चरण अंतर रखते हैं"

हमारी शब्दावली भिन्न हो सकती है लेकिन मेरी समझ यह है कि, पहले क्रम के डिजाइन में, चरण अंतर का उपयोग त्रुटि संकेत (प्रवर्धन के साथ) के रूप में किया जाता है और VCO को ड्राइव करता है इसलिए लॉक में चरण त्रुटि आवृत्ति पर निर्भर करती है। एक दूसरा ऑर्डर डिज़ाइन VCO कंट्रोल वोल्टेज प्राप्त करने के लिए चरण अंतर को एकीकृत करता है इसलिए निश्चित आवृत्ति पर लॉक होने पर चरण त्रुटि शून्य होती है और आम तौर पर धीरे-धीरे बदलती सिग्नल के लिए ट्रैक किए जा रहे आवृत्ति के परिवर्तन की दर पर निर्भर करता है। तीसरे क्रम के डिजाइन के लिए, त्रुटि दूसरी व्युत्पन्न और इतने पर निर्भर करेगी।

— Fleetfoot
स्रोत

0

मेरी अंग्रेजी के लिए खेद है। मेरी राय में, लूप फिल्टर का क्रम उन प्रदर्शनों पर निर्भर करता है जो आप प्राप्त करना चाहते हैं। आम तौर पर कम क्रम में तेजी से ताला होता है लेकिन सम्मानजनक क्षीणन के साथ खराब प्रदर्शन; एक उच्च क्रम लूप फिल्टर का उपयोग करने के अलावा, चरण शोर का एक इष्टतम आकार भी पहचाना जा सकता है। आमतौर पर एक एनालॉग पीएलएल, मुख्य स्पुरियस को संदर्भ सिग्नल के कारण अवांछित सिग्नल द्वारा रैप्रेसेंट किया जाता है। यह संकेत एक साधारण फिल्टर (उदाहरण के लिए दूसरे क्रम) का उपयोग करके आसानी से साफ किया जा सकता है। डिजिटल पीएलएल में (उदाहरण के लिए पीएलएल जिसमें चार्ज पंप होता है) अनचाहे सिग्नल में कम आवृत्तियाँ होती हैं (उदा .: fref / [2 या 3 ...])। एक साफ उत्पादन स्पेक्ट्रम प्राप्त करने के लिए आवश्यक हो सकता है एक उच्च आदेश लूप फ़िल्टर (3 ° या 4 ° आदेश) का उपयोग करें; एक ही मामलों में यह संभव है कि लूप बैंडविड्थ भी कम हो। इस तरह से लॉक के लिए आवश्यक समय बढ़ जाता है।

— ant_m
स्रोत