एक साधारण तंग पाश के लिए चक्र में इस उच्च परिवर्तनशीलता का कारण बनता है -O0 के साथ नहीं बल्कि -O3, एक कोर्टेक्स-ए 72 पर?


9

मैं कोड के एक टुकड़े के लिए अत्यधिक सुसंगत रनटाइम प्राप्त करने के आसपास कुछ प्रयोग कर रहा हूं। वर्तमान में मैं जो कोड दे रहा हूं वह एक बहुत मनमाना सीपीयू-बाउंड वर्कलोड है:

int cpu_workload_external_O3(){
    int x = 0;
    for(int ind = 0; ind < 12349560; ind++){
        x = ((x ^ 0x123) + x * 3) % 123456;
    }
    return x;
}

मैंने एक कर्नेल मॉड्यूल लिखा है जो बाधित करता है और फिर उपरोक्त फ़ंक्शन के 10 परीक्षणों को चलाता है, प्रत्येक परीक्षण को समय चक्र के काउंटर से पहले और बाद में अंतर लेते हुए। अन्य बातों पर ध्यान दें:

  • मशीन एक एआरएम कॉर्टेक्स-ए 72 है, जिसमें 4 कोर हैं जिनमें से प्रत्येक में 4 कोर हैं (प्रत्येक अपने स्वयं के एल 1 कैश के साथ)
  • घड़ी आवृत्ति स्केलिंग बंद है
  • हाइपरथ्रेडिंग समर्थित नहीं है
  • मशीन कुछ नंगे-हड्डियों सिस्टम प्रक्रियाओं को छोड़कर लगभग कुछ भी नहीं चल रहा है

दूसरे शब्दों में, मेरा मानना ​​है कि सिस्टम परिवर्तनशीलता के अधिकांश / सभी स्रोतों के लिए जिम्मेदार हैं, और, खासकर जब एक कर्नेल मॉड्यूल के रूप में चलाया जाता है spin_lock_irqsave(), जिसके माध्यम से अक्षम किया जाता है , तो कोड को बहुत समान प्रदर्शन रन-टू-रन (शायद एक छोटा प्रदर्शन हिट) प्राप्त करना चाहिए पहली बार चलने पर जब कुछ निर्देश पहली बार कैश में खींचे जाते हैं, लेकिन यह है)।

वास्तव में, जब बेंचमार्क कोड को संकलित किया जाता है -O3, तो मुझे ~ 135,845,192 में से औसतन अधिकांश 200 चक्रों की एक सीमा दिखाई देती है, जिनमें से अधिकांश परीक्षण बिल्कुल समान मात्रा में होते हैं। हालाँकि , जब संकलित किया गया -O0, तो रेंज ने ~ 262,710,916 में से 158,386 चक्रों को गोली मार दी। रेंज से मेरा मतलब है कि सबसे लंबे और सबसे कम समय के बीच का अंतर। इसके अलावा, -O0कोड के लिए, इस बात में बहुत अधिक सामंजस्य नहीं है कि ट्रायल्स में से कौन सा सबसे धीमा / सबसे तेज़ है - काउंटरंटुइवेटली, एक अवसर में सबसे तेज़ सबसे पहले था, और सबसे धीमा एक के बाद एक था!

तो : -O0कोड में परिवर्तनशीलता पर इस उच्च ऊपरी बाध्य का क्या कारण हो सकता है ? विधानसभा को देखते हुए, ऐसा लगता है कि -O3कोड एक रजिस्टर में सब कुछ (?) संग्रहीत करता है, जबकि -O0कोड में संदर्भों का एक गुच्छा होता है spऔर इसलिए यह स्मृति तक पहुंचता है। लेकिन फिर भी, मुझे उम्मीद है कि सब कुछ एल 1 कैश में लाया जाएगा और एक सुंदर नियतकालिक पहुंच समय के साथ वहां बैठेंगे।


कोड

बेंचमार्क किया जा रहा कोड ऊपर के स्निपेट में है। विधानसभा नीचे है। दोनों को gcc 7.4.0छोड़कर -O0और कोई ध्वज के साथ संकलित किया गया था -O3

-O0

0000000000000000 <cpu_workload_external_O0>:
   0:   d10043ff        sub     sp, sp, #0x10
   4:   b9000bff        str     wzr, [sp, #8]
   8:   b9000fff        str     wzr, [sp, #12]
   c:   14000018        b       6c <cpu_workload_external_O0+0x6c>
  10:   b9400be1        ldr     w1, [sp, #8]
  14:   52802460        mov     w0, #0x123                      // #291
  18:   4a000022        eor     w2, w1, w0
  1c:   b9400be1        ldr     w1, [sp, #8]
  20:   2a0103e0        mov     w0, w1
  24:   531f7800        lsl     w0, w0, #1
  28:   0b010000        add     w0, w0, w1
  2c:   0b000040        add     w0, w2, w0
  30:   528aea61        mov     w1, #0x5753                     // #22355
  34:   72a10fc1        movk    w1, #0x87e, lsl #16
  38:   9b217c01        smull   x1, w0, w1
  3c:   d360fc21        lsr     x1, x1, #32
  40:   130c7c22        asr     w2, w1, #12
  44:   131f7c01        asr     w1, w0, #31
  48:   4b010042        sub     w2, w2, w1
  4c:   529c4801        mov     w1, #0xe240                     // #57920
  50:   72a00021        movk    w1, #0x1, lsl #16
  54:   1b017c41        mul     w1, w2, w1
  58:   4b010000        sub     w0, w0, w1
  5c:   b9000be0        str     w0, [sp, #8]
  60:   b9400fe0        ldr     w0, [sp, #12]
  64:   11000400        add     w0, w0, #0x1
  68:   b9000fe0        str     w0, [sp, #12]
  6c:   b9400fe1        ldr     w1, [sp, #12]
  70:   528e0ee0        mov     w0, #0x7077                     // #28791
  74:   72a01780        movk    w0, #0xbc, lsl #16
  78:   6b00003f        cmp     w1, w0
  7c:   54fffcad        b.le    10 <cpu_workload_external_O0+0x10>
  80:   b9400be0        ldr     w0, [sp, #8]
  84:   910043ff        add     sp, sp, #0x10
  88:   d65f03c0        ret

-O3

0000000000000000 <cpu_workload_external_O3>:
   0:   528e0f02        mov     w2, #0x7078                     // #28792
   4:   5292baa4        mov     w4, #0x95d5                     // #38357
   8:   529c4803        mov     w3, #0xe240                     // #57920
   c:   72a01782        movk    w2, #0xbc, lsl #16
  10:   52800000        mov     w0, #0x0                        // #0
  14:   52802465        mov     w5, #0x123                      // #291
  18:   72a043e4        movk    w4, #0x21f, lsl #16
  1c:   72a00023        movk    w3, #0x1, lsl #16
  20:   4a050001        eor     w1, w0, w5
  24:   0b000400        add     w0, w0, w0, lsl #1
  28:   0b000021        add     w1, w1, w0
  2c:   71000442        subs    w2, w2, #0x1
  30:   53067c20        lsr     w0, w1, #6
  34:   9ba47c00        umull   x0, w0, w4
  38:   d364fc00        lsr     x0, x0, #36
  3c:   1b038400        msub    w0, w0, w3, w1
  40:   54ffff01        b.ne    20 <cpu_workload_external_O3+0x20>  // b.any
  44:   d65f03c0        ret

कर्नेल मॉड्यूल

ट्रायल चलाने वाला कोड नीचे है। यह PMCCNTR_EL0प्रत्येक पुनरावृत्ति से पहले / बाद में पढ़ता है , एक सरणी में अंतरों को संग्रहीत करता है, और अंत में सभी परीक्षणों के दौरान न्यूनतम / अधिकतम समय प्रिंट करता है। कार्यों cpu_workload_external_O0और cpu_workload_external_O3बाहरी वस्तु फ़ाइलों को अलग से संकलित किया गया है, और उसके बाद में जुड़े हुए में हैं।

#include <linux/init.h>
#include <linux/module.h>
#include <linux/kernel.h>

#include "cpu.h"

static DEFINE_SPINLOCK(lock);

void runBenchmark(int (*benchmarkFunc)(void)){
    // Enable perf counters.
    u32 pmcr;
    asm volatile("mrs %0, pmcr_el0" : "=r" (pmcr));
    asm volatile("msr pmcr_el0, %0" : : "r" (pmcr|(1)));

    // Run trials, storing the time of each in `clockDiffs`.
    u32 result = 0;
    #define numtrials 10
    u32 clockDiffs[numtrials] = {0};
    u32 clockStart, clockEnd;
    for(int trial = 0; trial < numtrials; trial++){
        asm volatile("isb; mrs %0, PMCCNTR_EL0" : "=r" (clockStart));
        result += benchmarkFunc();
        asm volatile("isb; mrs %0, PMCCNTR_EL0" : "=r" (clockEnd));

        // Reset PMCCNTR_EL0.
        asm volatile("mrs %0, pmcr_el0" : "=r" (pmcr));
        asm volatile("msr pmcr_el0, %0" : : "r" (pmcr|(((uint32_t)1) << 2)));

        clockDiffs[trial] = clockEnd - clockStart;
    }

    // Compute the min and max times across all trials.
    u32 minTime = clockDiffs[0];
    u32 maxTime = clockDiffs[0];
    for(int ind = 1; ind < numtrials; ind++){
        u32 time = clockDiffs[ind];
        if(time < minTime){
            minTime = time;
        } else if(time > maxTime){
            maxTime = time;
        }
    }

    // Print the result so the benchmark function doesn't get optimized out.
    printk("result: %d\n", result);

    printk("diff: max %d - min %d = %d cycles\n", maxTime, minTime, maxTime - minTime);
}

int init_module(void) {
    printk("enter\n");
    unsigned long flags;
    spin_lock_irqsave(&lock, flags);

    printk("-O0\n");
    runBenchmark(cpu_workload_external_O0);

    printk("-O3\n");
    runBenchmark(cpu_workload_external_O3);

    spin_unlock_irqrestore(&lock, flags);
    return 0;
}

void cleanup_module(void) {
    printk("exit\n");
}

हार्डवेयर

$ lscpu
Architecture:        aarch64
Byte Order:          Little Endian
CPU(s):              16
On-line CPU(s) list: 0-15
Thread(s) per core:  1
Core(s) per socket:  4
Socket(s):           4
NUMA node(s):        1
Vendor ID:           ARM
Model:               3
Model name:          Cortex-A72
Stepping:            r0p3
BogoMIPS:            166.66
L1d cache:           32K
L1i cache:           48K
L2 cache:            2048K
NUMA node0 CPU(s):   0-15
Flags:               fp asimd evtstrm aes pmull sha1 sha2 crc32 cpuid
$ lscpu --extended
CPU NODE SOCKET CORE L1d:L1i:L2 ONLINE
0   0    0      0    0:0:0      yes
1   0    0      1    1:1:0      yes
2   0    0      2    2:2:0      yes
3   0    0      3    3:3:0      yes
4   0    1      4    4:4:1      yes
5   0    1      5    5:5:1      yes
6   0    1      6    6:6:1      yes
7   0    1      7    7:7:1      yes
8   0    2      8    8:8:2      yes
9   0    2      9    9:9:2      yes
10  0    2      10   10:10:2    yes
11  0    2      11   11:11:2    yes
12  0    3      12   12:12:3    yes
13  0    3      13   13:13:3    yes
14  0    3      14   14:14:3    yes
15  0    3      15   15:15:3    yes
$ numactl --hardware
available: 1 nodes (0)
node 0 cpus: 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
node 0 size: 32159 MB
node 0 free: 30661 MB
node distances:
node   0
  0:  10

नमूना माप

नीचे कर्नेल मॉड्यूल के एक निष्पादन से कुछ आउटपुट दिए गए हैं:

[902574.112692] kernel-module: running on cpu 15                                                                                                                                      
[902576.403537] kernel-module: trial 00: 309983568 74097394 98796602 <-- max
[902576.403539] kernel-module: trial 01: 309983562 74097397 98796597                                                                                                                  
[902576.403540] kernel-module: trial 02: 309983562 74097397 98796597                                                                                                                  
[902576.403541] kernel-module: trial 03: 309983562 74097397 98796597
[902576.403543] kernel-module: trial 04: 309983562 74097397 98796597
[902576.403544] kernel-module: trial 05: 309983562 74097397 98796597                                                                                                                  
[902576.403545] kernel-module: trial 06: 309983562 74097397 98796597
[902576.403547] kernel-module: trial 07: 309983562 74097397 98796597
[902576.403548] kernel-module: trial 08: 309983562 74097397 98796597
[902576.403550] kernel-module: trial 09: 309983562 74097397 98796597                                                                                                                  
[902576.403551] kernel-module: trial 10: 309983562 74097397 98796597
[902576.403552] kernel-module: trial 11: 309983562 74097397 98796597
[902576.403554] kernel-module: trial 12: 309983562 74097397 98796597                                                                                                                  
[902576.403555] kernel-module: trial 13: 309849076 74097403 98796630 <-- min
[902576.403557] kernel-module: trial 14: 309983562 74097397 98796597                                                                                                                  
[902576.403558] kernel-module: min time: 309849076
[902576.403559] kernel-module: max time: 309983568                                                                                                                                    
[902576.403560] kernel-module: diff: 134492

प्रत्येक परीक्षण के लिए, रिपोर्ट किए गए मान निम्न हैं: # ऑफ साइकल (0x11), # एल 1 डी एक्सेस (0x04), एल 1 आई एक्सेस (0x14) का। मैं इस ARM PMU संदर्भ की धारा 11.8 का उपयोग कर रहा हूं )।


2
क्या अन्य धागे चल रहे हैं? उनकी मेमोरी बस बैंडविड्थ और कैश स्पेस के लिए प्रतिस्पर्धा का कारण बनती है।
प्राल

हो सकता है। मैंने किसी भी कोर को अलग नहीं किया है, और फिर भी एक कर्नेल थ्रेड सॉकेट पर अन्य कोर में से एक पर अनुसूचित हो सकता है। लेकिन अगर मैं lscpu --extendedसही तरीके से समझ रहा हूं , तो प्रत्येक कोर का अपना एल 1 डेटा और निर्देश कैश है, और फिर प्रत्येक सॉकेट में अपने 4 कोर के लिए एक साझा एल 2 कैश है, इसलिए जब तक एल 1 कैश के भीतर सब कुछ किया जाता है, मैं कोड को बहुत उम्मीद करूंगा बहुत "अपना" बस (जैसा कि यह अपने मूल पर चलने वाली एकमात्र चीज है, पूरा होने तक)। मैं इस स्तर पर हार्डवेयर के बारे में ज्यादा नहीं जानता, हालांकि।
सेवको

1
हाँ, यह स्पष्ट रूप से 4 सॉकेट के रूप में बताया गया है, लेकिन यह केवल एक मामला हो सकता है कि इंटरकनेक्ट को 16-कोर SoC के अंदर कैसे वायर्ड किया जाता है। लेकिन आपके पास भौतिक मशीन है, है ना? क्या आपके पास इसके लिए एक ब्रांड और मॉडल नंबर है? यदि ढक्कन बंद हो जाता है, तो संभवतः आप यह भी पुष्टि कर सकते हैं कि क्या वास्तव में 4 अलग सॉकेट हैं। मैं यह नहीं देखता कि इनमें से कोई भी बात क्यों होगी, हालाँकि, शायद मोबिलो के विक्रेता / मॉडल नंबर को छोड़कर। आपका बेंचमार्क विशुद्ध रूप से सिंगल कोर है और कैश में गर्म रहना चाहिए, इसलिए यह सब मायने रखता है कि A72 कोर ही है और इसका स्टोर बफर + स्टोर फॉरवर्डिंग है।
पीटर कॉर्ड्स

1
मैंने तीन काउंटरों को ट्रैक करने के लिए कर्नेल मॉड्यूल को बदल दिया और कुछ नमूना आउटपुट जोड़े। क्या दिलचस्प है कि अधिकांश रन सुसंगत हैं, लेकिन फिर एक यादृच्छिक रूप से काफी तेज होगा। इस मामले में, यह सबसे तेजी से लग रहा है कि वास्तव में बहुत अधिक एल 1 एक्सेस था, जो शायद कहीं अधिक आक्रामक शाखा की भविष्यवाणी करता है। इसके अलावा, दुर्भाग्य से मेरे पास मशीन तक पहुंच नहीं है। यह एक एडब्ल्यूएस a1.metal उदाहरण है (जो आपको भौतिक हार्डवेयर का पूर्ण स्वामित्व देता है, इसलिए संभवतः हाइपरविज़र आदि से कोई हस्तक्षेप नहीं है)।
सेवको

1
दिलचस्प बात यह है कि अगर मैं कर्नेल मॉड्यूल को सभी सीपीयू पर इस कोड को एक साथ चलाता हूं, तो on_each_cpu()हर एक रिपोर्ट में लगभग कोई भी परिवर्तनशीलता नहीं है।
सेवोको

जवाबों:


4

हाल ही में लिनक्स कर्नेल में स्वचालित NUMA पृष्ठ माइग्रेशन तंत्र समय-समय पर TLB प्रविष्टियों को शूट करता है ताकि यह NUMA इलाके की निगरानी कर सके। TL1 पुनः लोड O0 कोड को धीमा कर देगा, भले ही डेटा L1DCache में बना रहे।

पृष्ठ माइग्रेशन तंत्र को कर्नेल पृष्ठों पर सक्रिय नहीं किया जाना चाहिए।

आप यह देखने के लिए जांचें कि क्या स्वचालित NUMA पृष्ठ माइग्रेशन सक्षम है या नहीं

$ cat /proc/sys/kernel/numa_balancing

और आप इसे निष्क्रिय कर सकते हैं

$ echo 0 > /proc/sys/kernel/numa_balancing

मैं कुछ संबंधित परीक्षण हाल ही में कर रहा हूँ। मैं एक वर्कलोड चला रहा हूँ जो मेमोरी के बफर तक यादृच्छिक अभिगम का एक गुच्छा बनाता है जो L1 कैश में आराम से फिट होता है। मैं वापस से परीक्षणों का एक गुच्छा चलाता हूं, और चलने का समय अत्यधिक सुसंगत है (शब्दशः 0.001% से कम भिन्न होता है), समय-समय पर एक छोटे से ऊपर की तरफ स्पाइक को छोड़कर। उस स्पाइक में बेंचमार्क सिर्फ 0.014% लंबा चलता है। यह छोटा है, लेकिन इनमें से प्रत्येक स्पाइक में बिल्कुल समान परिमाण है, और स्पाइक लगभग हर 2 सेकंड में एक बार होता है। यह मशीन numa_balancingअक्षम हो गई है। शायद आपके पास एक विचार है?
सेवको

पता लगा लिया। मैं पूरे दिन परफेक्ट काउंटर्स को घूर रहा था, लेकिन पता चला कि मूल कारण कुछ पूरी तरह से असंबंधित था .. मैं इन परीक्षणों को एक शांत मशीन पर tmux सेशन में चला रहा था। 2 सेकंड का अंतराल मेरे tmux स्टेटसलाइन के ताज़ा अंतराल के साथ मेल खाता है, जो कुछ अन्य चीजों के बीच नेटवर्क अनुरोध करता है .. इसे अक्षम करने से स्पाइक्स गायब हो गए। पता नहीं कैसे स्क्रिप्ट एक अलग कोर क्लस्टर पर मेरे स्टेटस लाइन द्वारा चलाए जाते हैं, एक अलग कोर क्लस्टर पर चल रही प्रक्रिया को प्रभावित कर रहा था, केवल L1 डेटा को छू रहा था ..
sevko

2

आपका विचरण 6 * 10 ^ -4 के क्रम में है। जबकि झटके में 1.3 * 10 ^ -6 से अधिक है, एक बार जब आपका प्रोग्राम कैश से बात कर रहा है, तो यह कई सिंक्रनाइज़ ऑपरेशन में शामिल है। सिंक्रोनाइज्ड का मतलब हमेशा समय बर्बाद करना होता है।

एक दिलचस्प बात यह है कि आपका -O0, -ओ 3 तुलना सामान्य नियम की नकल कैसे करता है कि एक एल 1-कैश-हिट 2x के बारे में एक रजिस्टर संदर्भ है। आपका औसत O3 आपके O0 के समय के 51.70% भाग में चलता है। जब आप निचले / अपर अपेरिएंस लागू करते हैं, तो हमारे पास (O3-200) / (O0 + 158386) होता है, हम 51.67% में सुधार देखते हैं।

संक्षेप में, हां, एक कैश कभी भी नियतात्मक नहीं होगा; और आपके द्वारा देखा जाने वाला निम्न प्रसरण एक धीमी डिवाइस के साथ सिंक्रोनाइज़ करने की अपेक्षा के अनुरूप होना चाहिए। अधिक नियतात्मक रजिस्टर-ओनली मशीन की तुलना में यह केवल एक बड़ा विचरण है।


निर्देश L1i कैश से प्राप्त होते हैं। मुझे लगता है कि आप कह रहे हैं कि अप्रत्याशित मंदी से पीड़ित हो सकते हैं क्योंकि यह समान या अन्य कोर पर डेटा कैश के साथ सुसंगत नहीं है? लेकिन वैसे भी, अगर डॉ। बैंडविड्थ का जवाब सही है, तो विचरण कैश के कारण ही नहीं है, बल्कि कर्नेल द्वारा आवधिक dTLB अमान्य है। वह स्पष्टीकरण पूरी तरह से सभी अवलोकन की व्याख्या करता है: उपयोगकर्ता-अंतरिक्ष में किसी भी लोड / स्टोर को शामिल करने से बढ़े हुए विचरण, और तथ्य यह है कि यह ड्रॉप तब नहीं होता है जब कर्नेल मॉड्यूल के अंदर लूप को टाइम करता है। (लिनक्स कर्नेल मेमोरी स्वेप करने योग्य नहीं है।)
पीटर कॉर्ड्स

जब आप हॉट डेटा एक्सेस कर रहे होते हैं तो कैश आमतौर पर नियतात्मक होते हैं। कोर से भार / दुकानों को परेशान किए बिना सुसंगतता यातायात की अनुमति देने के लिए उन्हें बहु-पोर्ट किया जा सकता है। आपका अनुमान है कि अन्य कोर के कारण गड़बड़ी प्रशंसनीय है, लेकिन मैं numa_balancingअकेले टीएलबी अमान्यता को समझाता हूं ।
पीटर कॉर्ड्स

किसी भी स्नूपिंग कैश में एक निर्बाध अनुक्रम होना चाहिए, जिसमें किसी भी अनुरोध को रोकना होगा। 1 बनाम 2 चक्र ऑपरेशन पर 10 ^ -4 की मंदी का मतलब है कि हर 10 ^ 5 ऑपरेशन में एक घड़ी हिचकी। पूरा सवाल वास्तव में एक सेशन नहीं है, विचरण छोटा है।
19
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.