डुअल / क्वाड I / O क्या है?


23

एसपीआई फ्लैश डेटशीट पढ़ने से मुझे "डुअल आई / ओ" और "क्वाड आई / ओ" की अवधारणाओं का सामना करना पड़ा। पहले तो मैंने सोचा कि "डुअल I / O" "पूर्ण द्वैध" का पर्याय था, लेकिन फिर "quad I / O" क्या है?

डुअल I / O और क्वाड I / O क्या है, और वे डुप्लेक्स और फुल डुप्लेक्स की तुलना कैसे करते हैं?


उदाहरण के लिए, Zynq PS (Cortex A9) में QSPI कंट्रोलर है और Zed बोर्ड पर 4-बिट SPI (क्वाड-SPI) सीरियल NOR फ्लैश का इंटरफेस है। विस्तार S25FL256S

जवाबों:


20

एक मल्टी आई / ओ एसपीआई डिवाइस एक डिवाइस से बढ़ी हुई बैंडविड्थ या थ्रूपुट का समर्थन करने में सक्षम है। एक दोहरी I / O (दो-बिट डेटा बस) इंटरफ़ेस मानक सीरियल फ्लैश मेमोरी उपकरणों की तुलना में हस्तांतरण दरों को दोगुना करने में सक्षम बनाता है। एक क्वाड I / O (चार-बिट डेटा बस) इंटरफ़ेस चार बार थ्रूपुट में सुधार करता है।

यहाँ छवि विवरण दर्ज करें


4
यह एक SPI उपकरण नहीं है - SPI द्विदिश पिंस का उपयोग नहीं करता है।
बेन वोइगट

7
एसडी मेमोरी कार्ड एक 4-बिट बस का उपयोग कर समर्थन करते हैं। यह कहना मुश्किल है कि वे "एसपीआई डिवाइस नहीं हैं" क्योंकि उसी कार्ड (किसी अन्य समय में) मानक "1-बिट" एसपीआई बस का उपयोग कर सकते हैं।
दाविदक्री

8

इसका मतलब है कि आपके पास अधिक सीरियल लाइनें हैं जो एक ही नियंत्रण संकेतों को साझा करती हैं, या अलग-अलग डालती हैं, एक से अधिक डेटा लाइन वाले सीरियल पोर्ट।

दोनों दोहरे I / O और क्वाड- I / O आधे डुप्लेक्स हैं (पृष्ठ 10 पर समझाया गया है), क्योंकि दोहरे- I / O में दोनों लाइनों का उपयोग समान रूप से तारों की एक समान संख्या बढ़ाने के लिए किया जाता है, क्वाड में व्हि- I / O भी DQ2 और DQ3 का उपयोग I / O के साथ DQ0 और DQ1 के रूप में किया जाता है।

ध्यान दें कि दोहरी I / O मोड सामान्य SPI बस की तुलना में समान पंक्तियों का उपयोग करता है, जो UC में अतिरिक्त पिन की आवश्यकता और समर्पित हार्डवेयर डिज़ाइन से बचता है।


1
"एक से अधिक डेटा लाइन वाला एक सीरियल पोर्ट" एक समानांतर पोर्ट कहा जाएगा।
user253751

जरूरी नहीं कि @immibis, क्योंकि एक समानांतर पोर्ट में दो संकेतों, एक दूसरे के लिए तुल्यकालिक होना दो धारावाहिक लाइनों स्वतंत्र धाराओं कि द्वारा रिसीवर जोड़ दिया जाता है संचारित कर सकते हैं, जबकि चाहिए
clabacchio

1
लेकिन घड़ी साझा की जाती है। दोनों संकेत घड़ी के लिए, और संक्रमणीय रूप से एक दूसरे के लिए सिंक्रनाइज़ किए जाते हैं।
user253751

1
@immibis क्या मेरा मतलब है कि बहुत हो आप दो पंक्तियों पर दो या चार-बिट प्रतीकों भेजने के समानांतर, यहाँ जब तुम में समानांतर दो सच सीरियल धाराओं भेज सकते हैं
clabacchio

5

उस प्रोटोकॉल को SQI (एसपीआई से मिलता जुलता) कहा जाता है जिसका अर्थ है सीरियल क्वाड I / O प्रोटोकॉल। आप केवल एक (एसपीआई) के बजाय एड्रेस / कमांड / डाटा ट्रफ 4 पिन को सीड कर सकते हैं और उसी 4 पिन को डी डेटा ट्रॉफ प्राप्त कर सकते हैं।

आधा या पूर्ण द्वैध होना एक संप्रेषण प्रणाली की विशेषता है, चाहे आप जिस भी प्रोटोकॉल का उपयोग करने का निर्णय लें (बेशक कुछ प्रोटोकॉल पूर्ण-द्वैध की अनुमति देते हैं और कुछ बस नहीं करते हैं)।

दरअसल, डुअल और क्वाड I / O फुल-डुप्लेक्स के समान नहीं हैं, वे सिर्फ अलग-अलग प्रोटोकॉल हैं जिनका आप उपयोग कर सकते हैं (कभी-कभी एक ही डिवाइस के साथ)। एसपीआई से शुरू करना (मैं मान रहा हूं कि आप जानते हैं कि यह क्या है) जिसे भेजने के लिए 1 पिन है और फिर प्राप्त करें (जिसका अर्थ है कि प्रोटोकॉल आधा-जाल है); फिर हमारे पास दोहरी I / O है जो भेजने और प्राप्त करने के लिए 2 पिन का उपयोग करता है (आधा-द्वैध), और अंत में Quad I / O जो भेजने के लिए 4 पिन का उपयोग करता है और फिर प्राप्त करता है (आधा-द्वैध भी)।


4

आजकल, लोग इसे SPIFI इंटरफ़ेस कहते हैं। यह ज्यादातर Flash इंटरफ़ेस में उपयोग किया जाता है।

LPC18xx डेटाशीट, अध्याय 21: SPIFI पर एक नज़र डालें। लिंक: http://www.nxp.com/documents/user_manual/UM10430.pdf

1 बिट एसपीआई: डेटा 1 लाइन पर होगा।

जैसे: - बिट क्रम: ६ ५ ४ ३ २ २ १ ०

2 बिट SPI या डुअल SPI: 2 लाइन पर डेटा होगा।

जैसे: - बिट क्रम

    Line 1 : 7 5 3 1

    Line 2 : 6 4 2 0

4 बिट एसपीआई या क्वाड एसपीआई: 4 लाइन पर डेटा होगा।

जैसे: - बिट क्रम

    Line 1 : 7 3

    Line 2 : 6 2

    Line 3 : 5 1

    Line 4 : 4 0

1
हे, मुझे लगता है कि आप यह देखने से चूक गए कि ओपी ने पहले ही जवाब स्वीकार कर लिया है और यह भी 4 साल पुराना सवाल है। आपके अंक पहले से ही कवर किए गए हैं।
उमर

1
@ उमर, निष्पक्ष होने के लिए, यह उत्तर दर्शाता है कि यह वास्तव में एसपीआईएफआई कहलाता है और थोड़ा अनुक्रम भी दिखाता है। ये दोनों बातें अन्य उत्तरों में शामिल नहीं हैं। तो यह एक वैध योगदान है चाहे मूल प्रश्न कितना भी पुराना क्यों न हो।
स्टेनरी

3

जैसा कि कहीं और उल्लेख किया गया है, कुछ फ्लैश उपकरणों में डेटा को आउटपुट करने के लिए दो या चार पिन का उपयोग करने का विकल्प होता है। एक अन्य विकल्प जो मैंने कम से कम एक फ्लैश चिप पर देखा है वह था एक पिन का उपयोग करना, लेकिन बढ़ते और गिरते दोनों किनारों पर आउटपुट डेटा। यह किसी भी अतिरिक्त डेटा पिन की आवश्यकता के बिना, एक ऐसे माइक्रोकंट्रोलर पर डबल-स्पीड ट्रांसफर की अनुमति देता है, जो इस तरह के डेटा प्रारूप को संभाल सकता है, इसलिए एक पिन पर चार बाइट्स डेटा के प्रत्येक बाइट का उत्पादन करेंगे। मैं ऐसे किसी भी कंट्रोलर से अनजान हूं जो इस तरह की सुविधा का समर्थन करता है, हालांकि मैं ऐसे किसी भी अनजान व्यक्ति से हूं जो दो या चार डेटा तारों के उपयोग का समर्थन करता है।


1
माइक्रोचिप ATSAMS70 और इसी तरह के एआरएम प्रोसेसर बाहरी फ्लैश मेमोरी जैसे कि माइक्रोन एन 25 क्यू सीरीज फ्लैश चिप्स से कोड को निष्पादित करने के लिए दोहरे और क्वाड एसपीआई का समर्थन करते हैं, जो दोहरे / क्वाड एसपीआई का भी समर्थन करते हैं।
user4574
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.