x86-64 पर टैग किए गए जवाब

एक पुस्तक में मैंने निम्नलिखित पढ़ा: 32-बिट प्रोसेसर में 2 ^ 32 संभावित पते होते हैं, जबकि वर्तमान 64-बिट प्रोसेसर में 48-बिट पता स्थान होता है मेरी अपेक्षा यह थी कि यदि यह 64-बिट प्रोसेसर है, तो पता स्थान भी 2 ^ 64 होना चाहिए। तो मैं सोच रहा था …

97 x86-64  cpu-architecture  virtual-memory  processor-architecture 

आप जीडीबी के साथ एक कार्यक्रम में सभी कार्यों को कैसे सूचीबद्ध कर सकते हैं?

95 c  linux  gcc  gdb  x86-64 

क्या rep; nopमतलब है? क्या यह pauseनिर्देश के समान है ? क्या यह rep nop(अर्ध-उपनिवेश के बिना) समान है? सरल nopनिर्देश में क्या अंतर है ? क्या यह AMD और Intel प्रोसेसर पर अलग तरह से व्यवहार करता है? (बोनस) इन निर्देशों के लिए आधिकारिक दस्तावेज कहां है? इस प्रश्न …

86 assembly  x86  x86-64  cpu  machine-code 

मैं अभी साझा मेमोरी के साथ काम करता हूं। मैं नहीं समझ सकता alignofऔर alignas। cppreference स्पष्ट नहीं है: alignof"संरेखण" देता है लेकिन "संरेखण" क्या है? अगले ब्लॉक को संरेखित करने के लिए जोड़ने के लिए बाइट्स की संख्या? गद्देदार आकार? ढेर अतिप्रवाह / ब्लॉग प्रविष्टियाँ अस्पष्ट भी हैं। क्या …

82 c++  c++11  x86-64  memory-alignment 

मैं प्रोग्रामिंग में फिर से प्रवेश कर रहा था। इस साइट परआईबीएम की पर (वास्तव में अच्छा है)। मैंने एक कोड की स्थापना की है, जिसकी प्रतिलिपि नीचे दी गई है। यह पहला कोड है जो वेबसाइट को रोल करता है। कोड दो मानों को मुद्रित करने वाले एक पाठ …

11 c  gcc  signals  x86-64  data-race 

इस C कोड पर विचार करें: void foo(void); long bar(long x) { foo(); return x; } जब मैं इसे -O3या तो GCC 9.3 पर संकलित करता हूं या -Os, मुझे यह मिलता है: bar: push r12 mov r12, rdi call foo mov rax, r12 pop r12 ret क्लेग से आउटपुट …

10 c  gcc  assembly  clang  x86-64 

मैं सी 11 मानक की धारा 5.1.2.4 के साथ संघर्ष कर रहा हूं, विशेष रूप से रिलीज़ / एक्वायर का शब्दार्थ। मैं ध्यान देता हूं कि https://preshing.com/20120913/acquire-and-release-semantics/ (अन्य लोगों के अनुसार): ... रिलीज शब्दार्थ किसी भी पढ़ने या लिखने के संचालन के साथ लिखने-जारी करने की स्मृति को पुन: व्यवस्थित …

10 c  x86-64  memory-barriers  memory-model  stdatomic 

मैं व्हिस्की लेक i7-8565U पर हूं और 512 काउंटर डेटा (L2 कैश आकार से दोगुना अधिक) की प्रतिलिपि बनाने के लिए सही काउंटरों और समय का विश्लेषण कर रहा हूं और L2 HW प्रीफेचर के काम के बारे में कुछ गलतफहमी का सामना करना पड़ा। में इंटेल मैनुअल Vol.4 MSR …

10 c  performance  assembly  x86-64  avx