क्या होता है जब एक पूर्ण द्वैध स्विच में 2 कंप्यूटर एक ही समय में एक 3 से एक पर प्रसारित होते हैं?


14

इस परिदृश्य पर विचार करें:

मेरे पास 2 पीसी (पीसी 1 और पीसी 2) है जो एक पूर्ण डुप्लेक्स ईथरनेट स्विच में एक ही समय में पीसी 3 में संचारित करना चाहता है। आइए विचार करें कि सभी पोर्ट एक ही वीएलएएन में हैं, इसलिए स्विच में आंतरिक रूप से क्या होता है? PC3 में सबसे पहले कौन पहुंचाता है?

मैंने इससे पहले पढ़ा है कि CSMA / CD का उपयोग किया गया था, लेकिन केवल इसका उपयोग पहले के ईथरनेट संस्करणों में किया गया था जो आधे-द्वैध में संचालित होते थे, और स्विच का प्रत्येक पोर्ट एक टक्कर डोमेन था और यदि 2 मशीनें एक ही समय में संचारित करने का प्रयास करती थीं, तो एक टक्कर की समस्या को प्रसारित करने और हल करने के लिए प्रत्येक कंप्यूटर को एक यादृच्छिक समय देने के लिए एल्गोरिथ्म को निष्पादित किया गया था। हालांकि, एक पूर्ण द्वैध स्विच में मैंने पढ़ा कि टक्कर की संभावना समाप्त हो जाती है, अगर 2 पीसी एक ही समय में संचारित करने का प्रयास करते हैं, तो स्विच में आंतरिक रूप से क्या होता है? क्या स्विच एक एल्गोरिथम निष्पादित करता है यह चुनने के लिए कि कौन पहले संचारित करता है?

जवाबों:


14

स्विच दो भेजने वाले सिस्टम से डेटा के आने वाले फ्रेम को पूरी तरह से अपने बफर (एस) में लोड करेगा। मुझे यकीन नहीं है कि यह कैसे निर्धारित करता है कि बाद में अग्रेषण के लिए कतार में कौन सा फ्रेम पहले होगा; लेकिन यह संभवतः फ्रेम की शुरुआत के शुरुआती प्राप्त समय पर आधारित है। फिर स्विच पोर्ट बफ़र / सेगमेंट पर एक-एक करके फ़्रेमों को भेजने वाली ट्रांसफ़ॉर्म बफ़र कतार के माध्यम से काम करता है।

फ्रेम के साथ कोई समस्या नहीं है "एक दूसरे में चल रहा है।" असली मुद्दा यह है कि अंतिम पोर्ट / सेगमेंट फ्रेम को काफी तेजी से स्वीकार कर सकता है। (और, ज़ाहिर है, स्विच अपने बफर / कतारों को काफी तेजी से संसाधित कर सकता है।)


9
हाँ, वहाँ के माध्यम से कटौती और टुकड़ा मुक्त स्विचन है। मुख्य रूप से उच्च गति वाले व्यापारिक वातावरण में उपयोग किया जाता है। जैसे ही DST MAC का पता चलेगा, कट ऑफ ट्रांसमिट होना शुरू हो जाएगा। फ्रेग्मेंट फ्री सुनिश्चित करें कि फ्रेम टकराव का टुकड़ा नहीं है, इसलिए इसे प्रसारित करने से पहले 64 बाइट प्राप्त करना होगा।
डेनियल डिब

2
हां, मुझे लगता है कि स्टोर-एंड-फॉरवर्ड के विपरीत, कुछ के द्वारा कट-फॉरवर्डिंग कहा जाएगा। कट-थ्रू एप्रोच में एक स्विच फॉरवर्ड करना शुरू कर सकता है जैसे ही वह फिर से मिल गया और गंतव्य मैक को देखा, लेकिन हाइब्रिड दृष्टिकोण मौजूद है जहां यह थोड़ी देर इंतजार करता है, उदाहरण के लिए एक आउटबाउंड एसीएल की जांच करने के लिए आईपी देखने में सक्षम होने के लिए । (एथराइप क्षेत्र यह बताएगा कि एक आईपी पता फ्रेम में मौजूद है)।
गेरबेन

1
^ ^ ^ यह। यही कारण है कि NE चट्टानों।
क्रेग कॉन्सटेंटाइन

4
चूँकि किसी ने इसका उल्लेख नहीं किया, इसलिए इसमें कटौती करने का दोष फ्रेम त्रुटि का विषम मामला है। जबकि प्रारंभिक फ्रेम पर थोड़ा विलंब होता है, (फ्रेम जितना बड़ा होता है, उतना ही अधिक प्रभाव पड़ता है), यह फ्रेम के अनियमित होने के बावजूद अगर फ्रेम मान्य है, क्योंकि यह पूर्ण फ्रेम प्राप्त किए बिना और एफसीएस को सत्यापित करने में सक्षम होने के बिना ऐसा करता है। । स्टोर और फॉरवर्ड स्विच को पूर्ण फ्रेम प्राप्त होगा और अग्रेषित करने से पहले एफसीएस की जांच करने में सक्षम होगा, जिससे उन्हें अवैध फ्रेम को छोड़ने की अनुमति मिलेगी।
YLearn

2
ज्यादातर स्विच स्टोर-एंड-फॉरवर्ड, कट-थ्रू कुछ साल पहले ही वापस आ गए, क्योंकि वित्तीय दुनिया को बेचना आसान है। 10G पर स्टोर-एंड-फॉरवर्ड 1.2us विलंबता, अर्थात 235 मी। कट-थ्रू पर भी इंग्रेस और इगोर अलग गति नहीं हो सकती।
यति

6

बहुत दिलचस्प सवाल जो दुर्भाग्य से किसी भी एक सही जवाब नहीं है, क्योंकि सटीक समाधान हार्डवेयर से हार्डवेयर में भिन्न होता है।

हालाँकि इस समस्या पर कंप्यूटर नेटवर्क में स्पष्ट रूप से चर्चा की गई है - पृष्ठ 231-232 पर एक सिस्टम Apparoch।

'सनशाइन स्विच' नामक डिजाइन के समाधान का सार यह है कि आपके पास आरेख इनपुट - बैचर - जाल - चयनकर्ता == बरगद === आउटपुट है और देरी बॉक्स है जो चयनकर्ता को बैचर से जोड़ता है। और मैं बोली:

जब एल (बरगद का आकार) से अधिक पैकेट एक ही चक्र में एक ही आउटपुट के लिए किस्मत में होते हैं, तो उन्हें देरी बॉक्स के माध्यम से पुन: वितरित किया जाता है और अगले चक्र में स्विच में बदल दिया जाता है।

और आगे:

ट्रैप नेटवर्क उन पैकेटों की पहचान करता है जो बरगद के माध्यम से स्विच से बाहर निकलने में सक्षम होंगे (आउटपुट पोर्ट के अनुसार एल तक) और शेष को पुन: चक्रण के लिए चिह्नित करते हैं।


3

जब दोनों कंप्यूटरों को तीसरे में भेजते हैं तो हमेशा कुछ अंतर होगा, जब तक कि आप स्विच पर कुछ विशेष नहीं कर रहे हैं यह एक फीफो के आधार पर प्रेषित किया जाएगा, इसलिए जो भी पहले आता है, उसे पहले प्रेषित किया जाएगा।


1
जैसा कि पीसी [23] अपने स्वयं के तारों पर हैं, 'क्षण' (आवृत्ति) एचडब्ल्यू की सटीकता के लिए एक ही समय में पहुंचने के लिए फ्रेम को रोकने के लिए कुछ भी नहीं है। मुझे लगता है कि यह तय करने के लिए स्विच ASIC डिजाइनर तक है। उस मामले में करने के लिए, लेकिन मुझे लगता है कि यह राउंड-रॉबिन फैशन में बंदरगाहों के फ्रेम पढ़ेगा।
यति

2
अच्छा बिंदु, मैं और अधिक अर्थ है कि पर पहुंचने से दो फ्रेम का मौका था वास्तव में एक ही समय में बहुत कम थे। जैसा कि आप उल्लेख करते हैं कि यह शायद ASIC डिजाइन के लिए नीचे होगा और मुझे पूरा यकीन है कि इसे कहीं भी प्रलेखित नहीं किया जाएगा जब तक कि आप अपने खातों की टीम के साथ हुप्स की एक श्रृंखला के माध्यम से नहीं कूदते।
डेविड रोथरा

वह जो अन्य सभी को समान मानते हुए, पहली जीत में बाधा डालता है।
generalnetworkerror

0

एक समय में एक पैकेट को आगे बढ़ाता है क्योंकि वे स्विच में प्रवेश करते हैं ताकि कोई टक्कर न हो। तब PC3 PC1 और PC2 से पैकेट को उसके सीपीयू समय को विभाजित करने की प्रक्रिया करेगा। घुमावदार और बफरिंग संचार प्रवाह को नियंत्रित करेगा।

हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.