क्या यह मान लेना सही है कि राऊटर या स्विच इंटरफेस के लिए ASIC सभी पैकेट प्रसंस्करण के लिए x86 CPU के उपयोग को बेहतर बना देगा जो CPU इंटरप्ट से बहुत पीड़ित होगा?
यह विशेष रूप से कहना मुश्किल है कि क्या व्यवधान एक सीमा है, क्योंकि हम आपके प्रश्न के इस हिस्से में विशिष्ट सीपीयू, ऑपरेटिंग सिस्टम या राउटर मॉडल का नाम नहीं दे रहे हैं। कुल मिलाकर, यह एक सुरक्षित सामान्यीकरण है कि सामान्य प्रयोजन के सीपीयू अच्छी तरह से डिज़ाइन किए गए ASIC के पैकेट-स्विचिंग प्रदर्शन को नहीं छू सकते हैं। जब मैं प्रदर्शन कहता हूं, तो मैं RFC 2544 मेट्रिक्स के बारे में बात कर रहा हूं , जैसे कि नो-ड्रॉप पैकेट-प्रति-सेकंड फॉरवर्डिंग रेट (एनडीआर), थ्रूपुट और लेटेंसी।
यह कहने के लिए नहीं है कि सीपीयू-आधारित राउटर के लिए जगह नहीं है; बस यह कि हमारे जीवन के अनुभव हमें बताते हैं कि एक ASIC या FPGA के रूप में सीपीयू पैकेट को जल्दी से बंद नहीं कर सकता है। मल्टी-कोर सीपीयू की तुलना में एएसआईसी / एफपीजीएएस के बारे में मेरा निष्कर्ष इलेक्ट्रॉनिक्स.ई पर इस प्रश्नोत्तर द्वारा प्रबलित प्रतीत होता है ।
पीसीआई-बस प्रदर्शन
मुझे पता है कि x86 बस-गति सैद्धांतिक अधिकतमता को बैंडविड्थ स्विच करने के लिए लगाती है, खासकर एक बार दरें 1Gbps से अधिक होने पर।
मुझे यकीन नहीं है कि आप यहां किस बस प्रतिबंध का उल्लेख कर रहे हैं, लेकिन आपके पास जो जानकारी है वह कुछ पुरानी हो सकती है। ज्यादातर सिस्टम में इस्तेमाल की जाने वाली पीसीआई एक्सप्रेस बस इन दिनों 10Gbps से ऊपर होती है।
PCIe 2.0 एक 8b / 10b एन्कोडिंग योजना का उपयोग करता है जिसने PCI लेन एन्कोडिंग ओवरहेड के लिए लगभग 20% दंडित किया; उस एन्कोडिंग पेनल्टी से पहले, PCIe 2.0 प्रति लेन में कच्चे बैंडविड्थ की 4Gbps बचाता है। हालाँकि, 20% 8b / 10b पेनल्टी के साथ, PCIe 2.0 x8 (8 PCIe लेन) 25,000 एमबीपीएस से अधिक हो जाता है। इस प्रकार आप आसानी से एक PCIe 2.0 x8 कार्ड पर द्विदिश लाइन-दर पर एकल 10GE एडेप्टर चला सकते हैं।
PCIe 3.0 (Intel Ivy Bridge चिपसेट में प्रयुक्त) 128b / 130b एन्कोडिंग का उपयोग करता है, जो PCI- बस दक्षता में सुधार करता है, और प्रति लेन बैंडविड्थ को दोगुना करता है। इस प्रकार एक PCIe 3.0 x8 कार्ड 63Gbps (8.0 * 8 * 128/132) वितरित कर सकता है। यह छींकने के लिए कुछ भी नहीं है; आप सुरक्षित रूप से उन प्रदर्शन दरों के साथ एक एकल राइजर पर दो लाइन-दर 10GE पैक कर सकते हैं।
सिस्को बनाम व्यास प्रदर्शन
कैविएट: मैं सभी तुलनाओं के लिए विक्रेता द्वारा आपूर्ति की गई विपणन सामग्री का उपयोग कर रहा हूं ...
- उदाहरण के लिए, उत्प्रेरक 6500 Sup2T ASIC स्विचिंग गति कैसे होती है, सामान्य OSes या SDNs पर पाए जाने वाले यथार्थवादी x86 स्विचिंग गति की तुलना कैसे करें?
यह थोड़ा चुनौतीपूर्ण है क्योंकि हम पूरी तरह से वितरित स्विचिंग सिस्टम (Sup2T) की तुलना एक केंद्रीकृत-स्विचिंग सिस्टम (व्याट) से करने जा रहे हैं, इसलिए परिणामों की व्याख्या करने में सावधानी बरतें।
- Sup2T सक्षम सुविधाओं के साथ 60Mpps गैर-ड्रॉप दर तक आगे बढ़ सकता है । संदर्भ: उत्प्रेरक 6500 Sup2T वास्तुकला श्वेत पत्र । ध्यान दें कि यह सिर्फ एक नंगे Sup2T प्रणाली है जिसमें कोई वितरित अग्रेषण कार्ड (DFC) नहीं है। नोट 1
- मैंने वायट्टा 5600 के लिए RFC 2544 परीक्षण के परिणाम 20.58Mpps गैर-ड्रॉप दर तक अग्रेषित किए हैं, और यदि आप कुछ बूंदों को स्वीकार कर सकते हैं तो 70Mpps। NDR थ्रूपुट 72Gbps था। संदर्भ: व्याट 5600 v राउटर प्रदर्शन परीक्षण (एसडीएन सेंट्रल) । पूरी रिपोर्ट देखने के लिए एसडीएन सेंट्रल पंजीकरण आवश्यक है।
- सिस्को 7200VXR-NPE-G2 स्विचिंग गति कैसे करता है, उदाहरण के लिए, उसी की तुलना में ...
व्यास ने एक NPE-G2 को पानी से बाहर निकाल दिया, प्रदर्शन-वार; NPE-G2 सिस्को NPE-G2 डेटशीट के आधार पर 2Mpps तक कर सकता है । यह वास्तव में एक उचित तुलना नहीं है, हालांकि एनपीई-जी 2 की उम्र को देखते हुए, 100 बिलियन कार्ड के साथ पैक एक बिल्कुल नया इंटेल 10-कोर सिस्टम।
समान कार्य करने वाले सामान्य OSes की तुलना में विशिष्ट राउटर या स्विच लेटेंसी कैसे करते हैं?
यह एक शानदार सवाल है। यह पत्र इंगित करता है कि व्याट में उच्च अक्षांश हैं, लेकिन मैं इस तरह की जांच को इंटेल ई 5 श्रृंखला सीपीयू के खिलाफ देखना चाहता हूं।
सारांश
Sup2T बनाम ब्रोकेड व्यट्टा 5600 के साइड-बाय-साइड तुलना का पुनर्कथन:
- Sup2T: 60Mpps NDR IPv4 सुविधाओं के साथ (जैसे ACL)
- Vyatta और Intel E5: 20Mpps IPv4 NDR तक की विशेषताओं के बिना , या 70Mpps यदि आप छोटी संख्या में ड्रॉप्स स्वीकार कर सकते हैं।
Sup2T अभी भी मेरी राय में जीतता है, विशेषकर तब जब आप Sup2T (720Mpps, MPLS, अनगिनत MIBs, Layer2 और Layer3 स्विचिंग, आदि ...) को वितरित पैमाने के साथ मिलते हैं।
यदि आप सभी के बारे में परवाह है कच्चे स्विचन प्रदर्शन, आप x86 CPU से सम्मानजनक प्रदर्शन संख्या प्राप्त कर सकते हैं। हालांकि, वास्तविक नेटवर्क में, यह अक्सर नहीं होता है कि सबसे अच्छी ड्रैग-रेस संख्या कौन है; अधिकांश लोगों को सुविधाओं के बारे में चिंता करने की आवश्यकता है (देखें: मुझे स्विच मूल्यांकन के लिए प्रत्येक मूल्य पर कब ध्यान केंद्रित करना चाहिए? )। विचार करने के लिए एक बड़ा कारक उपलब्ध सुविधाओं की संख्या है, और वे आपके नेटवर्क के बाकी हिस्सों के साथ कैसे एकीकृत करते हैं।
यह आपकी कंपनी में x86- आधारित सिस्टम का उपयोग करने की परिचालन व्यवहार्यता को भी देखने लायक है। मैंने स्वयं ब्रोकेड + व्याटा का उपयोग नहीं किया है, लेकिन वे एक अच्छा काम कर सकते हैं जो अच्छे शो कमांड का निर्माण कर सकते हैं और बॉक्स में हुक का समर्थन कर सकते हैं। यदि वे वास्तव में पर्याप्त सुविधाओं का समर्थन करते हैं, और उनका सिस्टम वास्तविक नेटवर्क में अच्छी तरह से तराजू है , तो इसके लिए जाएं यदि आपको पसंद है।
हालांकि, अगर कोई सस्ता हो जाता है और बस एक linux box + bird/ quagga+ ACLs + qos बनाता है, तो मैं उस समाधान का समर्थन करने वाला लड़का नहीं बनना चाहता। मैंने हमेशा इस बात को बनाए रखा है कि ओपन-सोर्स समुदाय एक शानदार काम करता है, लेकिन मुख्यधारा नेटवर्क विक्रेताओं (Arista / Cisco / Force10 / Juniper) के साथ तुलना करने पर उनके सिस्टम की सहूलियत बढ़ती है। एक को केवल देखने की जरूरत है iptablesऔर tcयह देखने के लिए कि आप कितना सीएलआई बना सकते हैं। मैं कभी-कभी ऐसे लोगों से क्षेत्र संबंधी प्रश्न करता हूं जो ip link showया तो आउटपुट को देखते हैं ifconfigऔर बाहर निकल जाते हैं क्योंकि पैकेट काउंटर सही नहीं हैं; आम तौर पर प्रमुख नेटवर्क विक्रेता अपने काउंटरों के परीक्षण के लिए बहुत बेहतर काम करते हैं, बनाम जो मैं लिनक्स एनआईसी ड्राइवरों में देखता हूं।
अंतिम नोट्स :
नोट 1 जो कोई भी प्रदर्शन के बारे में परवाह नहीं करता है वह कभी भी एक Sup2T खरीदेगा और DFCs के साथ चेसिस को आबाद करने में विफल रहेगा। Sup2T 60Mpps पर स्विच कर सकता है, लेकिन DFCs के साथ लोड की गई चेसिस 720Mpps तक पहुंच सकती है।
नोट 2 व्यास-परीक्षण दोहरे प्रोसेसर पर चलता है, 10-कोर इंटेल E5-2670v2 प्रति कोर 2.5Ghz पर; यदि हम एक कोर को दो वर्चुअल कोर (हाइपर-थ्रेडिंग) के रूप में गिनते हैं, तो पैकेट स्विचिंग के लिए कुल 40 कोर हैं। व्यास को इंटेल x520-DA2 NIC के साथ कॉन्फ़िगर किया गया था, और ब्रोकेड व्याटा संस्करण 3.2 का उपयोग किया गया था।