fpga पर टैग किए गए जवाब

मैं किसी भी बाहरी घटकों (एडीसी के अलावा) का उपयोग किए बिना एक FPGA में एक चरण लॉक को लागू करना चाहता हूं। सरलता के लिए एक साधारण बाइनरी पल्स को लॉक करना पर्याप्त है। संकेतों की आवृत्ति घड़ी का ~ 0.1-1% है। मैं ऑनबोर्ड घड़ी पीएलएल का उपयोग नहीं …

9 fpga  dsp  pll