मेरे योजनाबद्ध में, मेरे पास एक साथ हुक करने के लिए 4 एसपीआई डिवाइस हैं। मैं 8MHz तक SPI संचालित करने जा रहा हूं। क्या मुझे भिगोना प्रतिरोधों को स्थापित करने से संबंधित होना चाहिए? स्रोत समाप्ति प्रतिरोधों? क्या मुझे उन्हें स्टार बनाने में, या सीरियल फैशन में रूट करना चाहिए? क्या संकेत की सत्यनिष्ठा से बहुत सारे व्यर्थ जुड़ते हैं?
मुझे यह भी जोड़ना है कि ये डिवाइस एक दूसरे के करीब 25 मिमी के भीतर काफी करीब हैं।
जवाबों:
एक संकेत अखंडता परिप्रेक्ष्य से, 8MHz वास्तव में इतना तेज़ नहीं है कि आप शायद किसी भी उचित लेआउट के साथ दूर हो सकें। आप लेआउट में समाप्ति प्रतिरोधों को शामिल करना चाह सकते हैं। यदि आपको उनकी आवश्यकता नहीं है, तो आप केवल 0 ओम प्रतिरोध स्थापित कर सकते हैं और फिर उन्हें अगले संशोधन में छोड़ सकते हैं। मैं जो कुछ भी तुम्हें तंग लेआउट (जैसे छोटे निशान) देता है के साथ (स्टार बनाम धारावाहिक) बाहर रखना होगा। उच्च गति के लेआउट के लिए स्टब्स को एक बुरी चीज माना जाता है, इसलिए मैं एक या दूसरे को चुनूंगा और कुछ योजना नहीं होगी जहां कुछ भागों को क्रमिक रूप से बांधा गया हो और अन्य को उसी से विभाजित किया गया हो। जब एक धारावाहिक फैशन में बाहर रखना, तो मुख्य लाइनों को जितना संभव हो उतना कम रखें। Vias जोड़ने से संकेत अखंडता को चोट पहुंचती है, लेकिन जैसा कि मैंने उल्लेख किया है, आपको सबसे अधिक संभावना 8Mhz पर इतने बड़े समय का बजट है कि इससे कोई फर्क नहीं पड़ता। दूसरा सवाल यह है कि क्या आपके पास एक ग्राउंड और पावर प्लेन है? यदि ऐसा है, तो आप सिग्नल को उसी प्लेन के लिए रखना चाहते हैं (जैसे कि SCLK ट्रेस को बोर्ड के एक तरफ नहीं रखते हैं और ग्राउंड प्लेन को संदर्भित किया जाता है और फिर दूसरी तरफ से होकर पावर को संदर्भित किया जाता है। विमान)। सिग्नल की अखंडता के मुद्दों के बारे में चिंता करने से पहले आपको यहां ईएमसी मुद्दों के बारे में चिंता करनी होगी, लेकिन ईएमसी आपके लिए चिंता का विषय नहीं हो सकता है।
यह एज रेट पर निर्भर करता है। यदि यह एक तेज़ सामान्य-उद्देश्य वाली चिप, उदाहरण के लिए FPGA द्वारा संचालित है, तो आप देखभाल कर सकते हैं। लेकिन 25 मिमी में आप ठीक हैं जब तक कि वृद्धि का समय बहुत तेज न हो।
जैसा कि @ bt2 ने कहा, vias ने संकेत अखंडता को चोट पहुंचाई, लेकिन मैं इस दूरी पर इसके बारे में चिंता नहीं करूंगा।