Op Amps के लिए सिरेमिक संधारित्र के साथ टैंटलम संधारित्र की जगह

Question

मैं कुछ सेशन amp के साथ गैर-इनवर्टिंग एम्पलीफायर बनाने की कोशिश कर रहा हूं; THS3491

डेटाशीट नीचे दी गई है।

http://www.ti.com/lit/ds/symlink/ths3491.pdf

पृष्ठ 25 पर, नॉन-इनवर्टिंग कॉन्फ़िगरेशन आरेख है।

और पेज 35 पर, कैपेसिटर को डिकॉप करने के लिए दिशानिर्देश है

इसमें कहा गया है, "बड़े टैंटलम डीकॉउपिंग कैपेसिटर (6.8uF या उससे अधिक के मान के साथ) का उपयोग करें, जो कि कम फ्रीक्वेंसी पर प्रभावी हैं ..."

मुझे टैंटलम कैपेसिटर के साथ ऐसा बुरा अनुभव था, इसलिए मैं इनका उपयोग करने से बचना चाहता था।

क्या सिरेमिक वाले टैंटलम कैपेसिटर को बदलना ठीक है?

StackExchange पर खोज करने पर, मुझे समान समस्या वाले कई पृष्ठ मिले;

टैंटलम कैपेसिटर बनाम सिरेमिक कैपेसिटर

एमएलसीसी बनाम टैंटलम: डिकॉउलिंग के लिए, रेगुलेटर के इनपुट और रिपल में कमी

जवाब था कि सिरेमिक का उपयोग करना ठीक है, लेकिन इतना निश्चित नहीं है क्योंकि मैं ओप एम्प्स के साथ काम कर रहा हूं। मैंने और खोज की;

http://www.dataweek.co.za/news.aspx?pklnewsid=27008

उपरोक्त वेबसाइट में, वे टैंटलम के ऊपर सिरेमिक का उपयोग करने की सलाह देते हैं, क्योंकि सिरेमिक कैपेसिटर के टैंटलम पर अधिक फायदे हैं।

लेकिन, क्या सिरेमिक कैपेसिटर के साथ टैंटलम को बदलना ठीक है?

Comments

डेकोपिंग कैपेसिटर के लिए, हाँ जब तक आप समान आकार पा सकते हैं (जो आप नहीं कर सकते हैं जो संभवतः पहली जगह में नखरे का कारण था)। सिग्नल पथ में कैपेसिटर के लिए, आपको अधिक सावधान रहने की आवश्यकता है क्योंकि अधिकांश सिरेमिक डाइलेक्टर्स पीज़ो प्रभाव (कंपन और इस तरह के शोर के रूप में प्रकट होने वाले वोल्टेज उत्पन्न करेगा), डीसी पूर्वाग्रह प्रभाव (संधारित्र में डीसी पूर्वाग्रह के रूप में समाई कम हो जाती है), और तापमान प्रभाव। C0G / NP0 सिरेमिक आमतौर पर इस मामले में उपयोग किया जाता है क्योंकि यह उन कुछ सिरेमिक में से एक है जो इन प्रभावों के किसी भी रूप में पीड़ित नहीं होते हैं।

— DKNguyen

यह शायद एक पुराना डेटशीट है। 20 साल पहले टैंटलम ESR समाधान थे । हम आज सिरेमिक का उपयोग करते हैं। $C \ge 1\mu\mathrm{F}$

— टिमस्कॉट

OOI और संभवतः OT, आपको टैंटलम कैप्स के साथ क्या बुरे अनुभव हुए हैं?

— जेम्स

बहुलक इलेक्ट्रोलाइटिक और उच्च C / V MLCC के आगमन के साथ भी टैंटलम का स्थान अभी भी है। ज्यादातर लागत पर जब आप कुछ सैकड़ों यूएफ और 'सिरेमिक और (छोटे कैन, उच्च प्रदर्शन) इलेक्ट्रोलाइटिक के बीच होते हैं। हम वोल्टेज पर 50% तक टैंटलम को डुबाते हैं और ऐसा करने के बाद कोई पायरोटेक्निक टैंट विफल नहीं होता है।

— Cursorkeys

Answer 1

अधिकांश सर्किटों में, हाँ। और आपके सर्किट में यह ठीक होगा।

कैपेसिटेंस बस समाई है और सिरेमिक MLCCs कैपेसिटेंस वैल्यू पिछले कुछ दशकों में काफी बढ़ गए हैं, जिससे बहुत व्यापक प्रयोज्यता (और उत्पादन में कमी) हो गई है।

लेकिन आपको कुछ ऐसे कैविएट के बारे में पता होना चाहिए जो ज्यादातर सिरेमिक के लिए विशिष्ट हैं:

• कुछ सर्किट में कैपेसिटिव ESR सर्किट का एक आवश्यक हिस्सा होता है, एक न्यूनतम मूल्य अपेक्षित होता है और सिरेमिक बहुत कम ESR होता है। कुछ मामलों में यह अस्थिरता और दोलनों को जन्म दे सकता है। विशेष रूप से चिंता डीसी-डीसी कन्वर्टर्स और लंबे डीसी आपूर्ति केबलों को स्विच करने का इनपुट होगा जो लाइव कनेक्ट हो सकते हैं।

• MLCC में बहुत मजबूत वोल्टेज निर्भरता होती है। ये डीसी पूर्वाग्रह के तहत अपने समाई मूल्य का 60% या अधिक खो सकते हैं। कैपेसिटिव नुकसान के अलावा, यह एक गैर-रैखिक व्यवहार है जो कुछ सर्किट में चिंता का विषय हो सकता है।

• MLCCs सिरेमिक पीजोइलेक्ट्रिक हैं। किसी भी कंपन या तापमान प्रवणता के कारण शोर को सर्किट में इंजेक्ट किया जा सकता है। और, कुछ स्विचिंग अनुप्रयोगों में, आप वास्तव में कैपेसिटर में गूंज सुनेंगे जो यांत्रिक विफलताओं को जन्म दे सकता है।

Comments

पीज़ोइलेक्ट्रिक गुणों के सबसे महत्वपूर्ण पहलुओं में से एक श्रव्य शोर है जो एक बड़ी टोपी की कार्य आवृत्ति श्रव्य सीमा में होने पर काफी परेशान कर सकता है।

— दिमित्री ग्रिगोरीव

धन्यवाद, मैं ईएसआर की जांच करूंगा और देखूंगा कि क्या यह उचित सीमा में है।

— 14:65 पर user65452

Answer 2

हां, यह ऑप-एम्प्स के दृष्टिकोण से ठीक है। कैपेसिटर के वोल्टेज गुणांक के बारे में सावधान रहें, आपको 15V पूर्वाग्रह वोल्टेज (वे एक बड़े वोल्टेज गुणांक) में 6.8uF प्राप्त करने के लिए 10uF या 20uF नाममात्र समाई की आवश्यकता हो सकती है। (एक तरफ के रूप में, यह एक GHz रेंज CFA के एक जानवर का एक छोटा सा है इसलिए छोटे सिरेमिक कैपेसिटर (100nF + 100pF) इस विशेष अनुप्रयोग में वास्तव में महत्वपूर्ण हैं, पीटर स्मिथ की कमियों के लिए रिवर्स ज्यामिति कैप्स का उपयोग करने के बारे में टिप्पणी देखें - उनके पास है चिप के लंबे पक्षों के साथ टर्मिनलों इतने कम परजीवी श्रृंखला प्रतिबाधा)।

उदाहरण के लिए, यहां 25V 10uF 1210 कैपेसिटर है जो आमतौर पर 15V पूर्वाग्रह के बारे में -35% नीचे है। छोटे कैपेसिटर खराब होने की संभावना होगी।

एक प्रणाली के दृष्टिकोण से, आपूर्ति को दरकिनार करते हुए बहुत कम ESR कैपेसिटर होने से आपके बिजली आपूर्ति विनियमन के साथ स्थिरता की समस्या हो सकती है। यदि यह एक प्रयोगशाला आपूर्ति या 7815/7915 रैखिक नियामक है, तो यह एक मुद्दा नहीं होगा (कम से कम 7815 के साथ), लेकिन एलडीओ रैखिक नियामकों या नकारात्मक नियामकों के साथ यह समस्या पैदा कर सकता है।

Comments

चीजों को कैसे प्रभावित किया जाता है, इसके लिए महसूस करने के लिए रेटेड कैपेसिटेंस, रेटेड वोल्टेज, और पैकेजिंग पर ध्यान देते हुए यहां ब्राउज़ करें (हां, पैकेजिंग डीसी बायस के साथ कैपेसिटेंस ड्रॉप को प्रभावित करता है): ds.murata.co.jp/simsurfing/mlcc.?lcid= en-us

— DKNguyen

ओपी उच्च आवृत्ति decouplers के लिए रिवर्स ज्यामिति उपकरणों का उपयोग करने के लिए अधिष्ठापन को कम करने में मदद कर सकता है। (0306 या 0508 शायद)

— पीटर स्मिथ