मेरे पास एक नकारात्मक एलडीओ (-5 वी -5 -5 वी से -10 वी तक) है जिसमें टैंटलम या एल्यूमीनियम संधारित्र की आवश्यकता होती है। मैं सोच रहा हूँ कि यह एक सिरेमिक संधारित्र का उपयोग क्यों नहीं कर सकता? क्या इसकी कोई खास वजह है?
रेगुलेटर एक TC59 ( डेटाशीट ) है।
(सुधार: नियामक मैंने मूल रूप से सिरेमिक के साथ स्थिर था, यह एक नहीं है।)
जवाबों:
सिरेमिक को तब तक काम करना चाहिए जब तक आप डेटाशीट में आवश्यकताओं को पूरा नहीं करते हैं: 0.1ohm <esr <5ohm और srf> 1mhz।
संभवतः टैंटलम कैप में उन संपत्तियों को खोजना आसान है, खासकर 2002 में जब उस डेटशीट को जारी किया गया था।
EDIT: एलडीओ स्थिरता के बारे में कुछ और जानकारी और ईएसआर को किसी विशेष सीमा में क्यों गिरना है।
एक सामान्य एलडीओ एक त्रुटि एम्पलीफायर के साथ आंतरिक वोल्टेज संदर्भ में आउटपुट वोल्टेज की तुलना करके और इस त्रुटि के लिए सही करने के लिए एक पीएनपी ट्रांजिस्टर चलाकर काम करता है।
समस्या तब आती है जब आप इस प्रतिक्रिया पथ के चरण परिवर्तन और लूप लाभ को देखते हैं। त्रुटि एम्पलीफायर और लोड को संचालित किया जा रहा है, दोनों प्रतिक्रिया पाश की आवृत्ति प्रतिक्रिया में ध्रुवों का योगदान करते हैं। ये ध्रुव एक कम पास फिल्टर के रूप में कार्य करते हैं जिसके परिणामस्वरूप आवृत्ति बढ़ने के साथ लूप लाभ कम हो जाता है। जैसा कि हम जानते हैं कि एक ध्रुव एक नकारात्मक चरण बदलाव का भी परिचय देता है। यदि इस चरण में बदलाव -180deg तक पहुंचने की अनुमति है तो फीडबैक लूप अस्थिर हो जाता है और LDO दोलन करेगा।
इसका मतलब यह है कि हर बार त्रुटि amp एक त्रुटि के लिए क्षतिपूर्ति करने की कोशिश करता है इसके सुधार का परिणाम चरण के बाहर 180deg है, या उलटा है, परिणामस्वरूप त्रुटि amp को मूल रूप से एक लूप के लिए फेंक दिया जाता है और विपरीत सुधार करना शुरू कर देता है कि यह होना चाहिए बनाने, जंगली अस्थिरता में जिसके परिणामस्वरूप।
इस स्थिति से बचने के लिए हमें फीडबैक लूप में चरण शिफ्ट को -180deg तक पहुंचने से रोकने की आवश्यकता है, वास्तव में हमें केवल इसे क्षेत्र के भीतर -180deg तक पहुंचने से रोकने की आवश्यकता है जो LDO लाभ> 1 उत्पन्न कर सकता है। इस बिंदु से पहले प्रणाली दोलन को रोकेगी। इस आवृत्ति को PNP पास ट्रांजिस्टर की एकता-लाभ बिंदु द्वारा परिभाषित किया गया है।
जिस तरह से हम इस चरण बदलाव को रोकते हैं वह एक निश्चित क्षेत्र में ESR के साथ संधारित्र का उपयोग करके होता है। कैपेसिटेंस लोड द्वारा बनाए गए पोल को स्थानांतरित कर देगा लेकिन इससे भी महत्वपूर्ण बात यह है कि ईएसआर उच्च आवृत्ति शून्य में योगदान देगा। मूल रूप से आपने फीडबैक लूप में एक उच्च पास फिल्टर जोड़ा है। ईएसआर द्वारा शुरू की गई चरण पारी त्रुटि amp और लोड से डंडे द्वारा कम आवृत्तियों पर शुरू की गई चरण पारी का मुकाबला करने के लिए काम करेगी।
ईएसआर को एक विशेष सीमा में होने का कारण यह है कि यदि इसकी बहुत कम है, तो आवृत्ति प्रतिक्रिया में योगदान किया गया शून्य, पास ट्रांजिस्टर की एकता-लाभ बिंदु के ऊपर, आवृत्ति में बहुत अधिक स्थित होगा। परिणामस्वरूप, यह सुनिश्चित करने में प्रभावी नहीं है कि फीडबैक लूप की चरण परिवर्तन एकता-लाभ आवृत्ति से पहले -180deg तक नहीं पहुंचती है।
यदि ईएसआर बहुत अधिक है, तो आवृत्ति में शून्य बहुत कम होगा। पास ट्रांजिस्टर के परजीवी द्वारा बनाई गई आवृत्ति प्रतिक्रिया में एक और ध्रुव होता है, यदि संधारित्र ईएसआर से शून्य आवृत्ति में बहुत कम है, तो यह ध्रुव तक पहुंच जाएगा, जबकि हमारे पास अभी भी लाभ> 1 है, इससे ध्रुव का प्रभाव रद्द हो जाएगा ईएसआर शून्य और हम एकता लाभ तक पहुंचने से पहले -180deg चरण बदलाव की संभावना है।
सभी ने कहा, ये समस्याएं पुराने एलडीओ डिजाइनों का संकेत हैं। कई / अधिकांश / सभी नए डिजाइनों में फीडबैक लूप में अतिरिक्त आंतरिक क्षतिपूर्ति शामिल है जो आउटपुट कैपेसिटर के ईएसआर विनिर्देश से एलडीओ स्थिरता को अछूता है।
उन गुणों के साथ सिरेमिक कैपेसिटर ठीक होना चाहिए।