एक FPGA में "आधा कुंडी" क्या है?

Question

विकिरण में मुश्किल FPGAs के बारे में एक कागज में मैं इस वाक्य में आया:

"वीरटेक्स उपकरणों के बारे में एक और चिंता आधी कुंडी है। आंतरिक स्थिरांक के लिए इन उपकरणों के भीतर कभी-कभी आधा कुंडी का उपयोग किया जाता है, क्योंकि यह तर्क का उपयोग करने से अधिक कुशल है"।

मैंने कभी भी एक FPGA डिवाइस के बारे में नहीं सुना है जिसे "आधा कुंडी" कहा जाता है। जहां तक ​​मैं समझता हूं, यह बैकेंड टूल्स में "स्रोत" को एक स्थिर '0' या '1' के लिए एक छिपे हुए तंत्र की तरह लगता है ... क्या कोई समझा सकता है कि वास्तव में एक "आधा कुंडी" क्या है, खासकर एफपीजीए के संदर्भ में , और तर्क को बचाने के लिए उनका उपयोग कैसे किया जा सकता है?

संपादित करें: पेपर मैं पाया गया कि यह अंतरिक्ष अनुप्रयोगों के लिए विकिरण-हार्ड और विकिरण-सहिष्णु FPGAs की तुलना था

Comments

आपने किस सर्च इंजन का इस्तेमाल किया?

— अले..चेन्स्की

यह एक गलती है कि डिजाइन चरण कि सुधारात्मक कार्रवाई की आवश्यकता है में सूचना दी है slideserve.com/delilah/single-event-upsets-in-sram-fpgas , एक बिट त्रुटि की तरह आंतरिक रूप को छोड़कर यह latches और में एक त्रिकोणीय राज्य बना सकते हैं त्वरित तनाव के कारण उदाहरण के लिए एक आउटपुट

— टोनी स्टीवर्ट Sunnyskyguy EE75

@ TonyStewart.EEsince'75 आंतरिक स्थिरांक के लिए दोष का उपयोग किया जाता है? इसका कोई मतलब नहीं है।

— डस्कवफ-एक्टिव-

नहीं, हाफ-लेच छिपे हुए दोष हैं जिन्हें टाला जाना चाहिए।

— टोनी स्टीवर्ट Sunnyskyguy EE75

@ TonyStewart.EEsince'75 यह अभी भी संदर्भ में कोई मतलब नहीं है। आपके द्वारा स्पष्ट रूप से जुड़ी प्रस्तुति FPGA के एक भाग के रूप में "कॉन्फिग बिट्स" और "ब्रैम" जैसी अन्य चीजों के साथ "हाफ लैच" को दर्शाती है। यह कोई गलती नहीं है; यह कुछ ऐसा है जो एक गलती से प्रभावित हो सकता है।

— डस्कवफ-एक्टिव-

Answer 1

एक आधा कुंडी एक गेट है जो सकारात्मक प्रतिक्रिया के साथ एक कमजोर पुल-अप ट्रांजिस्टर के साथ लागू होता है:

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

जब इनपुट सक्रिय रूप से संचालित होता है, तो यह कमजोर पुलअप से आने वाले सिग्नल को ओवरराइड करता है। जब इनपुट जेड-अवस्था में होता है, तो कमजोर पुलअप तार्किक "1" इनपुट पर (और "0" आउटपुट पर) अनिश्चित काल तक रख सकता है। यह विपरीत स्थिति को मज़बूती से नहीं रखेगा, इसलिए "आधा-कुंडी"।

कोई पूरी कुंडी के बजाय आधा कुंडी क्यों चाहेगा? कुछ संकेतों के लिए यह समझ में नहीं आता है कि दोनों स्थिरांक स्टोर करने में सक्षम हैं। उदाहरण के लिए, डी-फ्लिपफ्लॉप में enableइनपुट केवल लैच्ड हाई हो सकता है, और resetइनपुट केवल लैच्ड लो होता है, अन्यथा यह केवल संश्लेषण के दौरान समाप्त हो जाएगा। यह उस तरह के संकेत हैं जिनके लिए आधे-लाच का उपयोग किया जाता है: वे या तो डिफ़ॉल्ट मान पर लाद दिए जाते हैं, या इंटरकनेक्ट द्वारा संचालित होते हैं।

Comments

तो आप इसे तैरने से पहले एक क्षण के लिए उच्च इनपुट ड्राइव करने वाले हैं, या आप एक अस्थिर स्थिति के साथ समाप्त हो जाएंगे जो अंततः लेकिन अप्रत्याशित रूप से फ्लिप करेंगे?

— हमखोलम ने मोनिका

@HenningMakholm हां, FPGA प्रत्येक प्रोग्रामिंग चक्र से पहले सभी आधे-लेच को चलाती है।

— दिमित्री ग्रिगोरीव

जो भी सर्किट सर्किट आपूर्ति करता है की एक महत्वपूर्ण जटिलता की तरह लगता है, बस एक ट्रांजिस्टर को बचाने के लिए। यदि आप इस बारे में कुछ लिख सकते हैं कि पृथ्वी पर ऐसा क्यों है जो इसके लायक होगा, तो मुझे लगता है कि इससे उत्तर में सुधार होगा।

— हमखोलम ने मोनिका

@HenningMakholm आपको क्या लगता है कि केवल एक ही ट्रांजिस्टर को बचाने के लिए एक आधा-लेचिस क्यों? AFAIK का उपयोग उन्हें स्थिरांक के रूप में किया जाता है जो अन्यथा LUTs में कूटबद्ध करना होगा।

— दिमित्री ग्रिगोरीव

एक पूरी तरह कार्यात्मक कुंडी को आउटपुट को उच्च, सही होने पर इनपुट खींचने के लिए आपके आरेख के अलावा केवल एक कमजोर एनएमओएस की आवश्यकता होगी? मुझे नहीं पता कि एक LUT क्या है - क्या आप अपने जवाब में कुछ कह सकते हैं कि "स्थिरांक के रूप में कैसे उपयोग किया जाता है" काम करता है यदि एकमात्र चीज जो इसे मज़बूती से स्टोर कर सकती है वह है 1? इन चीजों का उपयोग कैसे किया जाता है ?

— हमखोलम ने मोनिका

Answer 2

ऐसा लगता है कि वे स्थिरांक रखने के लिए तर्क प्रदान करते हैं।

चूंकि वे अवलोकनीय नहीं हैं, इसलिए उन्हें केवल एक बार आरम्भ किया जा सकता है (इसलिए डिवाइस इनिशियलाइज़ेशन के बाद केवल पुन: प्राप्य), वे एक पूर्ण LUT का उपभोग नहीं करते हैं और वे बहुत सरल हैं, फिर भी उपयोगी हैं।

Comments

मैंने उस सार पाठ को देखा, जब मैंने Google को भी खोजा था। यह ओपी के प्रश्न के अनुसार उन्हें ठीक से नहीं समझाता है, न ही उन्हें एक डेटशीट उदाहरण के लिए ले जाता है। Downvoting।

— टोनीएम

यदि इसकी FPGA की एक अलग संरचना और कुछ अधिक बारीकियों के साथ, पूर्ण LUT से कम है, तो कृपया यह बताएं कि यह 'यह क्या है' प्रश्न का उत्तर नहीं देता है और 'कैसे यह तर्क बचाता है' के लिए, यह भी उत्तर दिया गया है ।

— गोम्मर