सीपीयू को इतना करंट क्यों चाहिए?

मुझे पता है कि एक साधारण सीपीयू (जैसे इंटेल या एएमडी) 45-140 डब्ल्यू का उपभोग कर सकता है और कई सीपीयू 1.2 वी, 1.50 वी, आदि पर काम करते हैं।

इसलिए, 1.25 V पर सीपीयू का संचालन करना और 80 W का TDP होना ... यह 64 Amps (ढेर सारे एम्प) का उपयोग करता है।

सीपीयू को उनके सर्किट में 1 ए से अधिक की आवश्यकता क्यों है (FinFET ट्रांजिस्टर मानकर)? मुझे पता है कि अधिकांश समय सीपीयू बेकार है, और 60 ए सभी "दालें" हैं क्योंकि सीपीयू में एक घड़ी होती है, लेकिन सीपीयू 1 वी और 1 ए पर क्यों नहीं चल सकता है?
एक छोटा और तेज़ FinFET ट्रांजिस्टर, उदाहरण के लिए: 3.0 एनएम पर परिचालन करने वाले 14 एनएम को कितने एम्पों (लगभग) की आवश्यकता है?
क्या उच्च धारा ट्रांजिस्टर को अधिक तेज़ी से और / या बंद करती है?

— लियोनार्डो बॉस्केट
स्रोत

आधुनिक सीपीयू (जिनमें से कोई भी 'सरल' नहीं हैं) को अपनी स्वयं की बिजली की आवश्यकताओं के साथ कई वोल्टेज रेल की आवश्यकता होती है। आपका सवाल कई धारणाएँ बनाता है और कई गलत बयान देता है। आपको सभी बिजली आवश्यकताओं पर विचार करना चाहिए और न केवल एक रेल के लिए।

— वॉसनेम

एक आधुनिक CPU पर एक FinFET ट्रांजिस्टर की गिनती करें। प्रत्येक FET Vdd से जमीन पर वर्तमान का संचालन नहीं करता है, लेकिन फिर भी, 64 ए इन स्विचिंग FET के * बहुत अधिक संख्या में * वितरित हो जाता है।

— glen_geek

@ EricLippert "इसे दीवार से 64 एम्प्स को खींचना होगा" - मुझे संदेह है कि सीपीयू 110 वी पर काम नहीं कर रहा होगा।

— एंड्रयू मॉर्टन

संरक्षित मात्रा ऊर्जा है, और औसतन शक्ति भी है। यदि सीपीयू 64 वॉट खींचता है, तो बिजली की आपूर्ति सॉकेट से कम से कम 64 वॉट खींचना चाहिए । कि 110V पर भी <1A है।

— एमएसलटर्स

@EricLippert आपके कंप्यूटर में मदरबोर्ड में एक मल्टीफ़ेज़ डीसी से डीसी कनवर्टर होता है जो कोर वोल्टेज की आपूर्ति वोल्टेज को बढ़ाता है (डेस्कटॉप के मामले में 12V, लैपटॉप के मामले में शायद 12-19 वी)। यह निरंतर बिजली के साथ किया जाता है, इसलिए आउटपुट करंट इनपुट करंट का 10-20 गुना तक होता है। डेस्कटॉप कंप्यूटर में 12V आपूर्ति का उल्लेख नहीं करना भी एक स्विचिंग बिजली की आपूर्ति से आता है जो निरंतर बिजली के साथ परिवर्तित होती है। आपके कंप्यूटर के CPU में करंट को संभालने के लिए कम से कम 100 पावर और ग्राउंड पिन होते हैं।

— alex.forencich

जवाबों:

सीपीयू कल्पना के किसी भी खंड द्वारा 'सरल' नहीं हैं। क्योंकि उनके पास कुछ बिलियन ट्रांजिस्टर हैं, जिनमें से प्रत्येक में बेकार में कुछ छोटे रिसाव होंगे और स्विच करते समय गेट और चार्ज और डिस्चार्ज कैपेसिटेंस को दूसरे में बदलना होगा। हां, प्रत्येक एक छोटा प्रवाह खींचता है, लेकिन जब आप गुणा करते हैं कि ट्रांजिस्टर की संख्या से, आप एक आश्चर्यजनक बड़ी संख्या के साथ समाप्त होते हैं। 64 ए पहले से ही एक औसत चालू है ... जब स्विचिंग होती है, तो ट्रांजिस्टर औसत से बहुत अधिक आकर्षित कर सकते हैं, और यह बायपास कैपेसिटर द्वारा सुचारू किया जाता है। याद रखें कि आपका 64A आंकड़ा टीडीपी से पीछे की ओर काम करने से आया है, जिससे वास्तव में 64A RMS बना है, और इसके आसपास महत्वपूर्ण भिन्नता हो सकती है, कई समय के अंतराल (एक घड़ी चक्र के दौरान भिन्नता, विभिन्न कार्यों के दौरान भिन्नता, नींद राज्यों के बीच भिन्नता, आदि)। )। इसके अलावा, आप 1.2 वोल्ट पर 3 गीगाहर्ट्ज़ पर संचालित करने के लिए डिज़ाइन किए गए सीपीयू को चलाने में सक्षम हो सकते हैं और 1 वोल्ट पर 64 एम्पियर और 1 एम्पीयर .... शायद 3 मेगाहर्ट्ज पर। यद्यपि उस बिंदु पर आपको इस बारे में चिंता करनी होगी कि क्या चिप डायनेमिक लॉजिक का उपयोग करता है जिसमें न्यूनतम घड़ी आवृत्ति होती है, इसलिए शायद आपको इसे कुछ सौ मेगाहर्ट्ज पर गीगा तक चलाना होगा और औसत प्राप्त करने के लिए समय-समय पर इसे गहरी नींद में चक्रित करना होगा। नीचे वर्तमान। लब्बोलुआब यह है कि शक्ति = प्रदर्शन। अधिकांश आधुनिक सीपीयू का प्रदर्शन वास्तव में थर्मल रूप से सीमित है। तो हो सकता है कि आपको इसे कुछ सौ मेगाहर्ट्ज पर एक गीगाहर्ट्ज पर चलाना होगा और औसत वर्तमान नीचे लाने के लिए समय-समय पर इसे गहरी नींद में साइकिल चलाना होगा। लब्बोलुआब यह है कि शक्ति = प्रदर्शन। अधिकांश आधुनिक सीपीयू का प्रदर्शन वास्तव में थर्मल रूप से सीमित है। तो हो सकता है कि आपको इसे कुछ सौ मेगाहर्ट्ज पर एक गीगाहर्ट्ज पर चलाना होगा और औसत वर्तमान नीचे लाने के लिए समय-समय पर इसे गहरी नींद में साइकिल चलाना होगा। लब्बोलुआब यह है कि शक्ति = प्रदर्शन। अधिकांश आधुनिक सीपीयू का प्रदर्शन वास्तव में थर्मल रूप से सीमित है।
यह गणना करना अपेक्षाकृत आसान है - , जहां वर्तमान , भार समाई है, वोल्टेज है, गतिविधि कारक है, और स्विचिंग आवृत्ति है। मैं देखूंगा कि क्या मुझे FinFET के गेट कैपेसिटेंस और एडिट के लिए बॉलपार्क नंबर मिल सकते हैं। $I = C v \alpha f$ $I$ $C$ $v$ $\alpha$ $f$
की तरह। फाटक के समाई का चार्ज या डिस्चार्ज जितना तेज़ होगा, उतनी ही तेज़ी से ट्रांजिस्टर स्विच करेगा। तेजी से चार्ज करने के लिए या तो एक छोटे समाई (ज्यामिति द्वारा निर्धारित) या एक बड़ा वर्तमान (इंटरकनेक्ट प्रतिरोध और आपूर्ति वोल्टेज द्वारा निर्धारित) की आवश्यकता होती है। व्यक्तिगत ट्रांजिस्टर तेजी से स्विच कर रहे हैं तो इसका मतलब है कि वे अधिक बार स्विच कर सकते हैं, जिसके परिणामस्वरूप अधिक औसत वर्तमान ड्रा (घड़ी की आवृत्ति के अनुपात में) होता है।

संपादित करें: इसलिए, http://www.synopsys.com/community/universityprogram/documents/article-iitk/25nmtriplegatefinfetswithraisedsourcedrain.pdf में 25nm FinFET के गेट कैपेसिटेंस के लिए एक आंकड़ा है। मैं बस चीजों को सरल रखने के लिए इसे 0.1 एफएफ कहने जा रहा हूं। जाहिरा तौर पर यह पूर्वाग्रह वोल्टेज के साथ बदलता है और यह निश्चित रूप से ट्रांजिस्टर आकार के साथ अलग-अलग होगा (सर्किट में उनके उद्देश्य के अनुसार ट्रांजिस्टर का आकार होता है, न कि सभी ट्रांजिस्टर समान आकार होंगे! बड़े ट्रांजिस्टर 'अधिक मजबूत' होते हैं क्योंकि वे अधिक वर्तमान स्विच कर सकते हैं, लेकिन उनके पास उच्च फाटक क्षमता भी है और ड्राइव करने के लिए अधिक वर्तमान की आवश्यकता होती है)।

1.25 वोल्ट, 0.1 एफएफ, 3 गीगाहर्ट्ज और में प्लगिंग , परिणाम । गुणा करें कि 1 बिलियन और आपको 375 ए मिलता है। इन ट्रांजिस्टर के 1 बिलियन को 3 GHz पर स्विच करने के लिए आवश्यक औसत गेट करंट (गेट कैपेसिटेंस में प्रति सेकंड चार्ज) है। यह 'शूट थ्रू काउंट' नहीं करता है, जो कि सीएमओएस लॉजिक में स्विच करने के दौरान होगा। यह एक औसत भी है, इसलिए तात्कालिक वर्तमान बहुत भिन्न हो सकता है - एक आरसी सर्किट के चार्ज के रूप में वर्तमान ड्रॉ कैसे विषमता घटता है, इसके बारे में सोचें। इस भिन्नता को सुचारू करने के साथ सब्सट्रेट, पैकेज और सर्किट बोर्ड पर बायपास कैपेसिटर। जाहिर है कि यह केवल बॉलपार्क का आंकड़ा है, लेकिन यह परिमाण का सही क्रम लगता है। यह अन्य परजीवी (यानी) में संग्रहित लीकेज करंट या आवेश पर विचार नहीं करता है $\alpha = 1$ $0.375 \mu A$

अधिकांश उपकरणों में, 1 से कम होगा क्योंकि ट्रांजिस्टर के प्रत्येक घड़ी चक्र पर कई निष्क्रिय होंगे। यह ट्रांजिस्टर के कार्य के आधार पर अलग-अलग होगा। उदाहरण के लिए, घड़ी वितरण नेटवर्क में ट्रांजिस्टर के पास क्योंकि वे प्रत्येक घड़ी चक्र पर दो बार स्विच करते हैं। बाइनरी काउंटर की तरह कुछ के लिए, एलएसबी में 0.5 का होगा क्योंकि यह घड़ी चक्र के अनुसार एक बार स्विच करता है, अगले बिट में क्योंकि यह आधे के रूप में अक्सर स्विच करता है, आदि। हालांकि, कैश मेमोरी जैसी कुछ के लिए। $\alpha$ $\alpha = 1$ $\alpha$ $\alpha = 0.25$ $\alpha$ बहुत छोटा हो सकता है। उदाहरण के लिए, 1 एमबी कैश लें। 6T SRAM कोशिकाओं के साथ निर्मित 1 MB कैश मेमोरी में केवल डेटा संग्रहीत करने के लिए 48 मिलियन ट्रांजिस्टर हैं। इसमें लॉजिक, डेम्टिप्लेक्सर्स आदि को पढ़ने और लिखने के लिए अधिक होगा, हालांकि, केवल एक मुट्ठी भर किसी दिए गए घड़ी चक्र पर स्विच करेगा। मान लीजिए कि कैश लाइन 128 बाइट्स है, और हर चक्र पर एक नई लाइन लिखी जाती है। वह 1024 बिट्स है। सेल सामग्री और नए डेटा को दोनों यादृच्छिक मानते हुए, 512 बिट्स फ़्लिप होने की उम्मीद है। वह 48 मिलियन में से 3072 ट्रांजिस्टर है, या । ध्यान दें कि यह केवल मेमोरी सरणी के लिए है; समर्थन सर्किटरी (डिकोडर, लॉजिक / राइट तर्क, अर्थ एम्प्स, इत्यादि) एक बहुत बड़ा $\alpha = 0.000061$ $\alpha$ । इसलिए कैश मेमोरी पावर की खपत आमतौर पर लीकेज करंट से प्रभावित होती है - जो कि स्विच के बजाय लीक के आसपास बैठे बेकार ट्रांजिस्टर का एक बहुत कुछ है।

— alex.forencich
स्रोत

1V 1A एक अजीब लक्ष्य नहीं है, एआरएम सीपीयू को आमतौर पर mW / MHz के रूप में देखा जाता है। एक तुलना के रूप में, पूरे रास्पबेरी पाई ए + 1 वाट का उपयोग करता है, जिसमें 700 मेगाहर्ट्ज सीपीयू शामिल है - 3

— गीगाहर्ट्ज़ की

"MIPS प्रति वाट" को संदर्भित करना अधिक उपयोगी है, क्योंकि प्रति घड़ी चक्र में किए गए कार्य की मात्रा बेतहाशा भिन्न होती है।

— pjc50

खैर, यह इस बात पर निर्भर करता है कि चिप को क्या करने के लिए डिज़ाइन किया गया है। 80W के टीडीपी के साथ एक चिप जो 1.2 गीगा में 3 गीगाहर्ट्ज पर चलने के लिए डिज़ाइन की गई है, शायद 1V और 1A पर चल सकती है ... लेकिन 1V पर आपको गति को काफी कम करना होगा, और इसे 1A को खींचने के लिए प्राप्त करना होगा। 'गति को और भी अधिक गिराना होगा। आप उस स्थिति में 3 GHz के पास कहीं भी नहीं जा सकते हैं। मुझे नहीं पता कि आप वास्तव में क्या हासिल करने में सक्षम होंगे, हालांकि, जैसा कि मैंने खुद कोशिश नहीं की है। शायद 3 मेगाहर्ट्ज 1V और 1A पर i7 के लिए थोड़ा निराशावादी है। अब, यह निश्चित रूप से उस शक्ति स्तर पर चलाने के लिए एक चिप डिजाइन करना संभव है, जैसा कि आप उल्लेख करते हैं।

— alex.forencich

वे सरल नहीं हैं। वास्तव में वे सबसे जटिल चीजों में से एक हैं जिन्हें हमने कभी बनाया है।

— पूजा

आधुनिक इंटेल / एएमडी सीपीयू कम से कम कुछ गतिशील तर्क का उपयोग करते हैं जो वास्तव में बहुत कम होने पर काम करने में विफल होंगे । इंटेल स्काईलेक (उदाहरण के लिए) में एक न्यूनतम कुशल आवृत्ति / वोल्टेज बिंदु है। SoC के लिए भी कम बिजली / थ्रूपुट स्तरों को हिट करने के लिए, यह एक चर कर्तव्य चक्र (> = 800us पर शायद ~ 1GHz (सबसे कुशल च), नींद में आराम) में एक कोर को नींद से बाहर और बाहर स्विच करता है। देखें एफ्रेम रोटेम के IDF2015 Skylake बिजली प्रबंधन पहले बात करते हैं, 53 मिनट में में

— पीटर Cordes

विकिपीडिया के अनुसार , 2011 में जारी शीर्ष सीपीयू में कुछ 0.5 से 2.5 बिलियन ट्रांजिस्टर थे। 1 बिलियन ट्रांजिस्टर के साथ सीपीयू मानने से करंट 64A की खपत होती है, औसत वर्तमान केवल 64nA प्रति ट्रांजिस्टर है। कई GHz के ऑपरेशन आवृत्तियों को ध्यान में रखते हुए, यह वास्तव में आश्चर्यजनक रूप से बहुत कम है।

— दिमित्री ग्रिगोरीव
स्रोत

सीपीयू के उच्च परिचालन आवृत्ति के लिए उच्चतर वर्तमान की आवश्यकता है?

— लू का

आम तौर पर वर्तमान जहां fc घड़ी की आवृत्ति है और k एक स्थिर है और V ऑपरेटिंग वोल्टेज है, और I0 रिसाव चालू है। k यह निर्भर करता है कि कितने ट्रांजिस्टर एक निश्चित समय पर स्विच कर रहे हैं और साथ ही चिप डिजाइन के साथ भी।

I \approx I_{0} + k f_{C} V^{2}

$I \approx I_0 + kf_CV^2$

— स्पायरो पेफेनी

इस बिंदु पर, हम सीपीयू पर अधिक ट्रांजिस्टर डाल सकते हैं, जितना कि हम इसे पिघलाने के बिना एक ही समय में उपयोग कर सकते हैं। तो किसी भी समय, चिप का एक बड़ा अंश डार्क सिलिकॉन है : संचालित नहीं है, लेकिन वहां बैठे हुए इंतजार किया जा रहा है जबकि चिप के अन्य भागों (विभिन्न विशेष कार्यों के साथ) नीचे संचालित हैं। जैसे सदिश फ्लोटिंग पॉइंट हार्डवेयर, वेक्टर पूर्णांक गुणक और वेक्टर शफल इकाइयाँ सभी को एक बार में संतृप्त नहीं किया जा सकता है, लेकिन अकेले उपयोग किए जाने पर उनमें से प्रत्येक उच्च थ्रूपुट होता है। इसके अलावा, बड़े कैश ज्यादा स्विच नहीं करते हैं।

— पीटर कॉर्डेस

यह सीपीयू में एक बड़ा कारक है जो एईएस और एसएचए क्रिप्टो निर्देश, और इंटेल के बीएमआई 2 (विशेषकर PEXT / PDEP बिट-एक्सट्रैक्ट / डिपॉजिट ) जैसे अधिक से अधिक विशेष हार्डवेयर प्राप्त कर रहा है । ट्रांजिस्टर बजट के साथ कुछ करना है जो कुछ वर्कलोड को गति दे सकता है लेकिन उपयोग में नहीं होने पर संचालित नहीं करना पड़ता है।

— पीटर कॉर्ड्स