प्रतिरोधों के साथ डिजिटल लाइनों को धीमा करना क्यों अच्छा है?

26

मैंने सुना है कि कभी-कभी इसे रोकने के लिए एक डिजिटल लाइन को "धीमा" करने की सिफारिश की जाती है, चलो एक चिप के आउटपुट और दूसरे चिप के इनपुट के बीच 100 ओम रोकनेवाला कहते हैं (मानक CMOS तर्क मान लें; मान लें; सिग्नलिंग दर बहुत धीमी है, 1-10 मेगाहर्ट्ज कहते हैं)। वर्णित लाभों में ईएमआई को कम करना, लाइनों के बीच क्रॉसस्टॉक को कम करना और जमीन में उछाल या वोल्टेज डिप्स की आपूर्ति शामिल है।

इस बारे में हैरान करने वाली बात यह है कि इनपुट को स्विच करने के लिए उपयोग की जाने वाली बिजली की कुल मात्रा एक अवरोधक होने पर काफी अधिक प्रतीत होगी। चिप का इनपुट जो चालित होता है, वह 3-5 पीएफ कैपेसिटर (कम या ज्यादा) की तरह कुछ के बराबर होता है, और चार्ज करने के लिए कि एक रोकनेवाला के माध्यम से इनपुट कैपेसिटेंस (5 पीएफ * (3 वी) ² ) में संग्रहीत दोनों ऊर्जा लेता है। और ऊर्जा स्विचिंग के दौरान बाधा में व्यस्त (चलो कहते हैं कि 10 एनएस * (3 वी) ² /100 ओम)। बैक-ऑफ-द-लिफाफा गणना से पता चलता है कि रोकनेवाला में फैली ऊर्जा इनपुट समाई में संग्रहीत ऊर्जा से अधिक परिमाण का एक आदेश है। शोर को कम करने के लिए सिग्नल को बहुत मुश्किल से ड्राइव करने से क्या होता है ?

digital-logic noise emc

— एलेक्स मैं
स्रोत

1

"शोर को कम करने के लिए सिग्नल को बहुत मुश्किल से चलाने के लिए क्या होता है?" इन लाभों को प्राप्त करने के लिए आप इसे बहुत कठिन नहीं बनाते हैं, जैसे EMI में कमी। आप इसे पहले (sans रोकनेवाला) के समान चलाते हैं। आप वांछित रोल-ऑफ के अनुसार फ़िल्टर (रेसिस्टर) को आकार दें। देखें onemi.com/pub_link/Collateral/AND8200-D.PDF

— Fizz

1

एंडी और दिमित्री ने जो बताया, उसे जोड़ने के लिए (जो कि परिमाण की दृष्टि से सही है और (एक तरह से) एज रेट की फ्रीक्वेंसी (बिट-रेट या स्विचिंग फ्रिक्वेंसी नहीं है) गिब्स फेनोमेनन पर यह रिफ्रेशर सहायक एन।

— काउबॉय

24

एक आउटपुट और एक इनपुट के बीच एक पीसीबी कनेक्शन (या तार) के बारे में सोचें। यह मूल रूप से एक एंटीना या रेडिएटर है। एक श्रृंखला रोकनेवाला जोड़ने से उत्पादन की स्थिति बदलने पर चरम वर्तमान सीमित हो जाएगा - जो उत्पन्न क्षणिक चुंबकीय क्षेत्र में कमी का कारण बनता है और इसलिए सर्किट या बाहरी दुनिया के अन्य भागों में युग्मन को कम करने की प्रवृत्ति होगी।

अवांछित प्रेरित ईएमएफ = $-N\dfrac{d\Phi}{dt}$

"एन" एक (टर्न) दो पीसीबी पटरियों के बीच सरल हस्तक्षेप के मामले में (कहते हैं) है।

फ्लक्स ( ) सीधे मौजूदा करने के लिए और इसलिए एक बाधा जोड़ने दो मामलों में चीजों को बेहतर बनाता है आनुपातिक है; सबसे पहले, पीक करंट (और इसलिए पीक फ्लक्स) कम हो जाता है और दूसरी बात, रेज़िस्टेटर करंट के परिवर्तन की दर को धीमा कर देता है (और इसलिए फ्लक्स के परिवर्तन की दर) और स्पष्ट रूप से इसका किसी भी प्रेरित के परिमाण पर सीधा परिणाम होता है ईएमएफ क्योंकि ईएमएफ प्रवाह के परिवर्तन की दर के लिए आनुपातिक है। $\Phi$

अगला, प्रतिरोध बढ़ने पर लाइन पर वोल्टेज के उदय समय पर विचार करें - वृद्धि का समय लंबा हो जाएगा और इसका मतलब है कि अन्य सर्किटों के लिए विद्युत क्षेत्र युग्मन कम हो जाएगा। यह अंतर-सर्किट आवारा-धारिता (क्यू = सीवी को याद करते हुए) के कारण है: -

$\dfrac{dq}{dt} = C\dfrac{dv}{dt} = I$

यदि वोल्टेज के परिवर्तन की दर कम हो जाती है, तो अन्य सर्किट (परजीवी समाई के माध्यम से) में इंजेक्शन के प्रभाव में भी कमी आती है।

आपके प्रश्न में ऊर्जा तर्क के लिए, यह देखते हुए कि आउटपुट सर्किट में अनिवार्य रूप से कुछ आउटपुट प्रतिरोध है, अगर आपने गणित किया और इस प्रतिरोध में विभाजित शक्ति की गणना की तो हर बार इनपुट कैपेसिटेंस चार्ज या डिस्चार्ज हो गया था जिससे आपको पता चलेगा कि यह शक्ति ' टी बदल भी अगर रोकनेवाला मूल्य बदल गया। मुझे पता है कि यह सहज ज्ञान युक्त नहीं है, लेकिन हम पहले इस तर्क को खारिज कर चुके हैं और मैं कोशिश करूंगा और प्रश्न ढूंढूंगा और इसे लिंक करूंगा क्योंकि यह दिलचस्प है।

इस प्रश्न को आज़माएं - यह कुछ में से एक है जो कैपेसिटर को चार्ज करते समय ऊर्जा कैसे खो जाती है, इस विषय को कवर करता है। एक और हाल है जिसे मैं खोजने की कोशिश करूंगा।

यहाँ यह है।

— एंडी उर्फ
स्रोत

मेरी सीमित समझ (और / या इसे व्यावहारिक रूप में रखना) पर भी लाभ उठाएं। एक श्रृंखला अवरोधक "प्रतिबाधा मिलान" स्रोत प्रतिबाधा (जैसे स्रोत चालक की पृष्ठभूमि / Iout) को जोड़कर पीसीबी निशान के अवरोधक + विशेषता प्रतिबाधा के साथ करता है? उदाहरण के लिए यदि स्रोत 100 ओम प्रकार का है। और आपके पीसीबी निशान Z = 75 ओम हैं, तो आप 25 ओम (5%) रोकनेवाला जोड़ सकते हैं ताकि यह प्रतिबिंब कम कर दे।

— हंस

@ मेरा जवाब इनपुट समाई की समस्या को संबोधित कर रहा है और इस तरह यह माना जाना चाहिए कि शामिल संकेतों की तरंग दैर्ध्य की तुलना में लाइन की लंबाई छोटी है। दूसरे शब्दों में, यह जवाब एक अलग मुद्दे को संबोधित नहीं कर रहा है, अर्थात् एक संचरण लाइन की विशेषता प्रतिबाधा। इसके अलावा, यदि स्रोत 100 ओम था तो 25 ओम जोड़ने से स्रोत 125 ओम की तरह दिखता है और 75 ओम नहीं। शायद आपको एक नया सवाल उठाना चाहिए या शायद मैंने आपकी टिप्पणी का गलत अर्थ निकाला हो?

— एंडी उर्फ

धन्यवाद, हाँ मैं देख रहा हूँ कि मैंने रोकने वाले को स्रोत के बजाय लाइन में जोड़कर भ्रमित कर दिया। लेकिन किसी भी तरह से, मेरा मानना है कि उनका मिलान किया जाना था। यह मेरे सिर के शीर्ष पर बस कुछ था जिसे देखकर मुझे आश्चर्य हुआ कि क्या यह वही घटना थी। मैं शायद इसे जल्द ही कुछ समय के बजाय एक समर्पित प्रश्न के रूप में पोस्ट करूंगा।

— हंस

17

इस "धीमी नीचे" सुविधा के लिए सही शब्द है धसान दर । एक प्रतिरोध को जोड़ने से इनपुट कैपेसिटी के साथ एक कम-पास आरसी फिल्टर बनाकर स्लीव रेट को कम किया जाता है। आप निम्न ऑसिलोग्राम में ऐसे प्रतिरोधों के प्रभाव को देख सकते हैं (उच्च वक्र दर के साथ हरे रंग की वक्र अधिक शोर पैदा करती है):

आपके द्वारा उल्लेखित बिजली की खपत वास्तव में वास्तविक नहीं है। एक संधारित्र को चार्ज करने के लिए ऊर्जा की समान मात्रा लेता है, भले ही आप इसे कितनी तेजी से चार्ज कर रहे हों। रोकनेवाला की शुरूआत ने केवल इस ऊर्जा हानि को दिखाई दिया, जबकि रोकनेवाला के बिना बहुत ही ऊर्जा सीएमओएस आउटपुट गेट्स द्वारा भंग कर दी जाती है।

— दिमित्री ग्रिगोरीव
स्रोत

4

तकनीकी रूप से स्लीव रेट सही टर्म नहीं है - आपके पास एक एम्पलीफायर या ड्राइवर या बफर हो सकता है जिसमें एक स्लीव रेट लिमिटेड आउटपुट होता है, लेकिन एक फास्ट सिग्नल को धीमा करने के लिए एक रोकनेवाला जोड़ना बस इतना ही है - यह एक घातीय आकार और dV / dt isn पैदा करता है कुछ दर दर सीमा के लिए मजबूर किया।

— एंडी उर्फ

2

घातीय आकार घातांक, वी / (आरसी) के प्रारंभिक ढलान द्वारा dV / dt को सीमित करता है। लेकिन मैं इस टिप्पणी से सहमत हूं - धीमे स्लीव रेट पिन आंतरिक रूप से फास्ट स्लीव रेट गेट्स के प्रतिरोधों को जोड़कर नहीं बनाए जाते हैं। एक आदर्श धीमी स्लीव दर की प्रतिक्रिया रैखिक माना जाता है, घातीय नहीं है, और लोड समाई से स्वतंत्र है।

— दिमित्री ग्रिगोरीव

1

राइज़ टाइम या एज रेट,

— स्लीव

@ लेंडिथ केयर एज रेट और स्लीव रेट के बीच के अंतर को समझाने के लिए? वृद्धि का समय बस वोल्टेज को विभाजित दर से विभाजित किया जाता है, वे वास्तव में एक ही चीज को विभिन्न इकाइयों में व्यक्त करते हैं।

— दिमित्री ग्रिगोरीव

@DmitryGrigoryev स्लीपिंग डिस्टर्न्स साइन वेव्स, RC फ़िल्टरिंग नहीं करता है। सेशन-एम्प्स में स्लीव रेट तब होता है जब कैप किसी मौजूदा स्रोत से चार्ज होती है और रैखिक रूप से अंतिम मूल्य पर पहुंचती है और फिर वहीं रहती है। "उदय का समय" एक वोल्टेज स्रोत द्वारा चार्ज किए गए आरसी फिल्टर पर लागू होता है, जो एक घातीय क्षय का उत्पादन करता है (सैद्धांतिक रूप से) कभी भी अंतिम मूल्य तक नहीं पहुंचता है, बस asymptotically यह दृष्टिकोण करता है। Radio-electronics.com/images/op-amp-slew-rate-01.gif रेडियो- electronics.com/images/op-amp-slew-rate-02.gif ee.nmt.edu/~wedardard/EE212L/SP15 /RCSquareWaveProbeFig2.gif

— एंडोलिथ

4

यह अवरोधक के बारे में सोचने के लिए एक ओवरसिम्प्लीफिकेशन है क्योंकि लाइन को धीमा करना, क्योंकि वास्तव में ऐसा नहीं है, कम से कम हाई-स्पीड सिग्नलिंग में, और ऐसा लगता है कि आप रोकने वाले को कम या हटा देंगे यदि आप चाहते थे तेज चलो।

वास्तव में, यह ट्रांसमिशन लाइन के लिए श्रृंखला समाप्ति है जो ट्रैक का प्रतिनिधित्व करता है। जैसे, इसके मूल्य, चालक के उत्पादन प्रतिबाधा, ट्रैक की विशेषता प्रतिबाधा के बराबर होना चाहिए।

जब आपका ड्राइवर अवरोधक के माध्यम से रेखा के नीचे एक छोर लॉन्च करता है, तो यह आधे अंतिम वोल्टेज पर दूर के अंत तक जाता है (क्योंकि स्रोत प्रतिबाधा और ट्रैक प्रतिबाधा द्वारा गठित एक संभावित विभक्त है), और फिर खुले में परिलक्षित होता है दूर छोर पर सर्किट का प्रतिनिधित्व किया जाता है, जो इसके वोल्टेज को पूर्ण स्तर तक दोगुना करता है। प्रतिबिंब स्रोत पर वापस जाता है, जिस बिंदु पर यह स्रोत रोकनेवाला (आउटपुट के कम प्रतिबाधा के माध्यम से) द्वारा समाप्त हो जाता है।

तो दूर के छोर को एक अच्छा साफ किनारा मिलता है, जो इसे भेजे जाने के बाद (यानी जितनी जल्दी हो सके) एक प्रसार विलंब का सुरक्षित रूप से उपयोग कर सकता है, और कई दौर की यात्रा के समय के लिए पीछे की ओर प्रतिबिंब का एक सेट नहीं है, जो ईएमआई / क्रॉसस्टॉक और देरी का कारण बनता है।

नुकसान यह है कि यदि आप लाइन के बीच में देखते हैं, तो आपको एक अजीब सी चरणबद्ध तरंग दिखाई देगी, जिसका अर्थ है कि यह मल्टीड्रॉप लिंक के लिए हमेशा उपयुक्त तकनीक नहीं है। (निश्चित रूप से मल्टीड्रॉप घड़ियां नहीं)

अद्यतन करें:

बस स्पष्ट करने के लिए, यह आपके सिग्नल का उदय-समय है जो इन स्थितियों में सबसे अधिक मायने रखता है, न कि उस आवृत्ति के साथ, जिसमें आप किनारों को उत्पन्न करते हैं। एक आदर्श दुनिया में, आपके पास हमेशा ऐसे ड्राइवर होते हैं जिनके पास बढ़त दर होती है जो उस आवृत्ति के लिए समझदार होते थे जिसे आप संचारित करने की कोशिश कर रहे थे, लेकिन आजकल ऐसा नहीं है, और यदि आपका ड्राइवर बढ़ने का समय कम है, तो आपको इसके बारे में सोचने की आवश्यकता है बज। एक डेटा लाइन पर, यह कोई फर्क नहीं पड़ता (ईएमआई के अलावा), क्योंकि यह सभी अगली घड़ी के किनारे से पहले बंद हो जाएगा, लेकिन एक घड़ी पर यह एक डबल-क्लॉकिंग आपदा हो सकती है, भले ही यह एक आपदा हो जो केवल एक मिलियन होती है दूसरी बार।

हॉवर्ड जॉनसन ने कहा कि आपको समाप्ति के समय 1/6 के मुकाबले कुछ भी अनुकरण करना चाहिए कि क्या आपको समाप्ति की आवश्यकता है। 1ns में वृद्धि का समय 150ps है, जो लगभग एक इंच है। अन्य लोगों का कहना है कि 2 इंच प्रति नैनोसेकंड की वृद्धि के समय जैसी चीजें समाप्ति की आवश्यकता के लिए महत्वपूर्ण लंबाई है।

1

जबकि संचरण लाइनों में परावर्तन होता है, विशिष्ट पीसीबी ट्रेस लंबाई (10 सेमी या तो) के लिए, प्रतिबिंब केवल पिकोसेकंड के दसियों के लिए होगा, और 1-10 मेगाहर्ट्ज पर ऑपरेटिंग हार्डवेयर बस ऐसे तेज चमक को कभी नहीं देखेंगे।

— दिमित्री ग्रिगोरीव

1

'दसियों पिकोसेकंड' की आपकी व्युत्पत्ति क्या है? आरटीटी 10 सेमी से अधिक 1 टन की तरह अधिक है, निश्चित रूप से?

ठीक है, दो बार 10cm प्रकाश की गति से विभाजित 0.6 ns होगा, इसलिए मेरा अनुमान रास्ता बंद था। अभी भी, 1ns 1-10 मेगाहर्ट्ज में देखी गई प्रणालियों में अदृश्य है।

— दिमित्री ग्रिगोरीव

3

बहुत कठिन एक संकेत ड्राइव करने के लिए

अन्य तरह से गोल: एक डिजिटल आउटपुट की ड्राइव की ताकत उसके आउटपुट ट्रांजिस्टर के आकार के आधार पर एक निश्चित मात्रा (*) होती है। यदि आपके पास बहुत अधिक ड्राइव शक्ति है, तो आपको एक बड़ी छोटी वर्तमान पल्स मिलती है। एक रोकनेवाला एक लंबे, चापलूसी नाड़ी में बदल जाता है। (मुझे लगता है कि वर्तमान समय के ग्राफ पर पल्स के तहत क्षेत्र स्थिर है, लेकिन मैंने गणित नहीं किया है)।

अपने वर्तमान पल्स को तेज करें, जितना अधिक आपको सिस्टम को ट्रांसमिशन लाइन के रूप में विचार करना होगा। तब रोकनेवाला एक स्रोत समाप्ति रोकनेवाला के रूप में प्रकट होता है।

(*) आप switchable ड्राइव शक्ति के साथ कुछ उपकरण प्राप्त कर सकते हैं, लेकिन इसका मतलब है कि उनके पास प्रति पिन कई आउटपुट ट्रांजिस्टर हैं।

— pjc50
स्रोत