Altium Designer 14.3 में मैं दो 16bit बसों को एक 32bit बस में मिलाने की कोशिश कर रहा हूं, जिसमें से एक इनपुट बस के निचले 16 बिट्स और दूसरे की 16bit की आउटपुट बस बन रही है। नीचे एक छवि है अगर मेरी कोशिश की विधि।
जब मैं कोशिश करता हूं और दस्तावेज़ को संकलित करता हूं तो मुझे निम्नलिखित त्रुटि मिलती है Duplicate Net Names Bus Slice \Y[31..0]:। मुझे लगता है कि कैसे Altium सोचता है कि मैं \Yनेट को फिर से परिभाषित करने की कोशिश कर रहा हूं, लेकिन मुझे अलग-अलग दो बसों के सभी पिनों को तोड़ने और उन्हें एक साथ विलय करने के अलावा दो बसों को एक साथ मिलाने का एक बेहतर तरीका नहीं दिखता है। यह है कि अगर मैं एक FPGA HDL योजनाबद्ध थे तो मैं यह कैसे करूंगा।
मुझे यह कैसे करना चाहिए?
क्या आपने Altium समर्थन की कोशिश की है?
—
लियोन हेलर
नहीं, मैंने मान लिया कि यह काफी सामान्य मुद्दा था।
—
सेक्रेटफॉर्मूला
क्या आपको इसका कभी पता चला?
—
डेनियलस्क
3 साल हो गए। क्या यह कभी हल किया गया है?
—
अस्ति
मैंने व्यक्तिगत रूप से कभी इसका पता नहीं लगाया ...
—
गुप्तचर
