क्या लिनक्स में एल 1, एल 2, एल 3 कैश और रैम के आकार को जानने का कोई तरीका है?
जवाबों:
यदि आपने lshwस्थापित किया है:
$ sudo lshw -C memory
$ sudo lshw -C memory
...
*-cache:0
description: L1 cache
physical id: a
slot: Internal L1 Cache
size: 32KiB
capacity: 32KiB
capabilities: asynchronous internal write-through data
*-cache:1
description: L2 cache
physical id: b
slot: Internal L2 Cache
size: 256KiB
capacity: 256KiB
capabilities: burst internal write-through unified
*-cache:2
description: L3 cache
physical id: c
slot: Internal L3 Cache
size: 3MiB
capacity: 8MiB
capabilities: burst internal write-back
*-memory
description: System Memory
physical id: 2a
slot: System board or motherboard
size: 8GiB
*-bank:0
description: SODIMM DDR3 Synchronous 1334 MHz (0.7 ns)
product: M471B5273CH0-CH9
vendor: Samsung
physical id: 0
serial: 67010644
slot: DIMM 1
size: 4GiB
width: 64 bits
clock: 1334MHz (0.7ns)
*-bank:1
description: SODIMM DDR3 Synchronous 1334 MHz (0.7 ns)
product: 16JTF51264HZ-1G4H1
vendor: Micron Technology
physical id: 1
serial: 3749C127
slot: DIMM 2
size: 4GiB
width: 64 bits
clock: 1334MHz (0.7ns)
lshw(पाठ्यक्रम की जड़ अनुमति के साथ भाग गया) मुझे कैश की जानकारी नहीं दी। लेकिन lscpuऔर dmidecodeउपकरणों ने मुझे परिणाम दिया।
आप आकार के बारे में केवल परवाह करते हैं, तो कोशिश lscpuसे util-linux।
$ lscpu
Architecture: x86_64
CPU op-mode(s): 32-bit, 64-bit
Byte Order: Little Endian
CPU(s): 4
On-line CPU(s) list: 0-3
Thread(s) per core: 2
Core(s) per socket: 2
Socket(s): 1
NUMA node(s): 1
Vendor ID: GenuineIntel
CPU family: 6
Model: 37
Model name: Intel(R) Core(TM) i5 CPU M 560 @ 2.67GHz
Stepping: 5
CPU MHz: 1199.000
BogoMIPS: 5319.88
Virtualization: VT-x
L1d cache: 32K
L1i cache: 32K
L2 cache: 256K
L3 cache: 3072K
NUMA node0 CPU(s): 0-3
X86info नामक पैकेज / कमांड भी होना चाहिए। आपके पास i386 / x86_64 है, यह मानते हुए कि x86info -cकैश के बारे में अधिक विस्तृत जानकारी प्रदान करनी चाहिए।
$ x86info -c
x86info v1.30. Dave Jones 2001-2011
Feedback to <davej@redhat.com>.
Found 4 identical CPUs
Extended Family: 0 Extended Model: 2 Family: 6 Model: 37 Stepping: 5
Type: 0 (Original OEM)
CPU Model (x86info's best guess): Core i7 (Nehalem) [Clarkdale/Arrandale]
Processor name string (BIOS programmed): Intel(R) Core(TM) i5 CPU M 560 @ 2.67GHz
Cache info
L1 Instruction cache: 32KB, 4-way associative. 64 byte line size.
L1 Data cache: 32KB, 8-way associative. 64 byte line size.
L2 (MLC): 256KB, 8-way associative. 64 byte line size.
TLB info
Instruction TLB: 2MB or 4MB pages, fully associative, 7 entries
Instruction TLB: 4K pages, 4-way associative, 64 entries.
Data TLB: 4KB or 4MB pages, fully associative, 32 entries.
Data TLB: 4KB pages, 4-way associative, 64 entries
Data TLB: 4K pages, 4-way associative, 512 entries.
Data TLB: 4KB or 4MB pages, fully associative, 32 entries.
Data TLB: 4KB pages, 4-way associative, 64 entries
64 byte prefetching.
Data TLB: 4K pages, 4-way associative, 512 entries.
Found unknown cache descriptors: dd
Total processor threads: 4
This system has 1 dual-core processor with hyper-threading (2 threads per core) running at an estimated 2.65GHz
आप इस कमांड को आज़मा सकते हैं।
$sudo dmidecode -t cache
$ sudo dmidecode -t cache | grep -iE "leve|installed"
Configuration: Enabled, Socketed, Level 1
Installed Size: 32 kB
Installed SRAM Type: Asynchronous
Configuration: Enabled, Socketed, Level 2
Installed Size: 256 kB
Installed SRAM Type: Burst
Configuration: Enabled, Socketed, Level 3
Installed Size: 3072 kB
Installed SRAM Type: Burst
RAM देखने के लिए बस अतिरिक्त स्विच जोड़ें -t memory।
$ sudo dmidecode -t cache -t memory
getconf
getconf -a | grep CACHE
देता है:
LEVEL1_ICACHE_SIZE 32768
LEVEL1_ICACHE_ASSOC 8
LEVEL1_ICACHE_LINESIZE 64
LEVEL1_DCACHE_SIZE 32768
LEVEL1_DCACHE_ASSOC 8
LEVEL1_DCACHE_LINESIZE 64
LEVEL2_CACHE_SIZE 262144
LEVEL2_CACHE_ASSOC 8
LEVEL2_CACHE_LINESIZE 64
LEVEL3_CACHE_SIZE 20971520
LEVEL3_CACHE_ASSOC 20
LEVEL3_CACHE_LINESIZE 64
LEVEL4_CACHE_SIZE 0
LEVEL4_CACHE_ASSOC 0
LEVEL4_CACHE_LINESIZE 0
या एकल स्तर के लिए:
getconf LEVEL2_CACHE_SIZE
इस इंटरफ़ेस के बारे में अच्छी बात यह है कि यह POSIX sysconfC फ़ंक्शन के चारों ओर सिर्फ एक आवरण है (कैश तर्क गैर-पॉसिक्स एक्सटेंशन हैं), और इसलिए इसका उपयोग C कोड से भी किया जा सकता है।
उबंटू 16.04 में परीक्षण किया गया।
x86 CPUID निर्देश
CPUID x86 निर्देश भी कैश जानकारी प्रदान करता है, और उपयोगकर्ता द्वारा सीधे एक्सेस किया जा सकता है: https://en.wikipedia.org/wiki/CPUID
glibc x86 के लिए उस विधि का उपयोग करने लगता है। मैंने स्टेप डिबगिंग / इंस्ट्रक्शन ट्रेसिंग द्वारा पुष्टि नहीं की है, लेकिन 2.28 के लिए स्रोत sysdeps/x86/cacheinfo.cऐसा करता है:
__cpuid (2, eax, ebx, ecx, edx);
TODO एक न्यूनतम C उदाहरण बनाता है, जो अब आलसी है, इस पर पूछा गया: /programming/14283171/how-to-receive-l1-l2-l3-cache-size-cpuid-instruction-in-x86
एआरएम के पास कैश-साइज़ का पता लगाने के लिए आर्किटेक्चर-डिफाइन्ड मैकेनिज़्म है, जैसे कैश साइज़ आईडी रजिस्टर (CCSIDR), एक अवलोकन के लिए ARMv8 प्रोग्रामर्स मैनुअल 11.6 "कैश डिस्कवरी" देखें।
sysfs2008 से / लिनक्स सिस्टम के लिए निर्यात की गई विशेष फाइलें हैं :
https://www.kernel.org/doc/Documentation/ABI/testing/sysfs-devices-system-cpu
What: /sys/devices/system/cpu/cpu*/cache/index*/<set_of_attributes_mentioned_below>
Date: July 2014(documented, existed before August 2008)
Description: Parameters for the CPU cache attributes
allocation_policy:
- WriteAllocate: allocate a memory location to a cache line
on a cache miss because of a write
- ReadAllocate: allocate a memory location to a cache line
on a cache miss because of a read
- ReadWriteAllocate: both writeallocate and readallocate
coherency_line_size: the minimum amount of data in bytes that gets
transferred from memory to cache
level: the cache hierarchy in the multi-level cache configuration
number_of_sets: total number of sets in the cache, a set is a
collection of cache lines with the same cache index
physical_line_partition: number of physical cache line per cache tag
shared_cpu_list: the list of logical cpus sharing the cache
shared_cpu_map: logical cpu mask containing the list of cpus sharing
the cache
size: the total cache size in kB
type:
- Instruction: cache that only holds instructions
- Data: cache that only caches data
- Unified: cache that holds both data and instructions
ways_of_associativity: degree of freedom in placing a particular block
of memory in the cache
write_policy:
- WriteThrough: data is written to both the cache line
and to the block in the lower-level memory
- WriteBack: data is written only to the cache line and
the modified cache line is written to main
memory only when it is replaced
आईडी फ़ाइलें:
What: /sys/devices/system/cpu/cpu*/cache/index*/id
Date: September 2016
Contact: Linux kernel mailing list <linux-kernel@vger.kernel.org>
Description: Cache id
The id provides a unique number for a specific instance of
a cache of a particular type. E.g. there may be a level
3 unified cache on each socket in a server and we may
assign them ids 0, 1, 2, ...
Note that id value can be non-contiguous. E.g. level 1
caches typically exist per core, but there may not be a
power of two cores on a socket, so these caches may be
numbered 0, 1, 2, 3, 4, 5, 8, 9, 10, ...
index0और index1दोनों level 1कर्नेल v4.15 पर करते हैं , यह भ्रामक है। 0-इंडेक्स प्रिवेंटिव कोडिंग? :-)
एक अन्य विकल्प cpuid प्रोग्राम है। यह CPUIDनिर्देशों का उपयोग करता है और इसे रूट की आवश्यकता नहीं होती है। यह cpuidलिनक्स कर्नेल मॉड्यूल के माध्यम से भी काम कर सकता है ।
cache and TLB information (2):
0x59: data TLB: 4K pages, 16 entries
0xba: data TLB: 4K pages, 4-way, 64 entries
0x4f: instruction TLB: 4K pages, 32 entries
0xc0: data TLB: 4K & 4M pages, 4-way, 8 entries
0x80: L2 cache: 512K, 8-way, 64 byte lines
0x30: L1 cache: 32K, 8-way, 64 byte lines
0x0e: L1 data cache: 24K, 6-way, 64 byte lines
ध्यान दें कि आम उपभोक्ता CPU पर L1 और L2 कैश प्रति कोर हैं, जबकि L3 कैश सभी कोर द्वारा साझा किया जाता है।