सीपीयू निर्माताओं ने अपने प्रोसेसर की घड़ी की गति बढ़ाना क्यों बंद कर दिया है? [बन्द है]

Question

मैंने पढ़ा है कि निर्माताओं ने घड़ी की गति पर ध्यान देना बंद कर दिया है और अब प्रदर्शन को बेहतर बनाने के लिए अन्य चीजों पर काम कर रहे हैं।

साथ में

• 3.0GHz की घड़ी की गति के साथ Intel® Xeon® प्रोसेसर E3110 के साथ एक पुरानी डेस्कटॉप मशीन
• और AMD Opteron (TM) प्रोसेसर के साथ नया सर्वर 2.1GHz की घड़ी की गति के साथ 6272

जब एक साधारण एन्क्रिप्शन तुलना का उपयोग किया जाता है (सिंगल थ्रेडेड)

 openssl aes256c

डेस्कटॉप सर्वर से बेहतर प्रदर्शन किया।

तो नवीनतम अनुकूलन के साथ भी, बेहतर घड़ी की गति के साथ प्रोसेसर बेहतर प्रदर्शन क्यों करता है?

Comments

डेस्कटॉप चिप एक दोहरे कोर है; सर्वर एक 16-कोर सीपीयू है। एकल-थ्रेडेड बेंचमार्क का उपयोग करना उचित नहीं है।

— MSalters

@ लर्नर - क्योंकि प्रोसेसर की गति में वोल्टेज की मात्रा में वृद्धि के साथ वृद्धि नहीं हो सकती है जो उन्हें आवश्यक है जो गर्मी को कम करता है। बिजली की खपत पर ध्यान केंद्रित करके वे भविष्य में प्रोसेसर की गति को बढ़ा सकते हैं।

— रामहाउंड

कृपया 'निर्माताओं' के वास्तविक मामलों का हवाला दें, यहां तक ​​कि 'घड़ी की गति (सेब और संतरे की तुलना किए बिना) को कम करें या अपने प्रश्न के शीर्षक को' न बढ़ाएं 'तक सीमित करें।

— जनवरी को Jan Doggen

एएमडी बनाम इंटेल घड़ी की गति के 6 / पेंटियम दिनों के बाद से उचित तुलना नहीं हुई है। AMD ने Athlon प्रोसेसर को 2500+ या 3000+ के रूप में विपणन किया जब उनकी मुख्य घड़ियाँ क्रमशः 1.8 या 2.1 हो सकती हैं, लेकिन वे आमतौर पर Intel चिप्स के साथ क्रमशः बेंचमार्क करते हैं जो कि एक सच्चे 2.5 या 3GHz घड़ी का काम करता है। वहाँ बस कर रहे हैं जिस तरह से अब आर्किटेक्चर के बीच भी कई मतभेद घड़ी दरों पर एक तुलना बस बनाने के लिए।

— कीथ्स

संबंधित: क्या सीपीयू की गति ने पहले ही मूर के कानून को तोड़ दिया है?

— रिच होमोलका

Answer 1

निर्माताओं ने घड़ी की गति को बढ़ाने पर ध्यान केंद्रित करना बंद कर दिया है, क्योंकि हम अब प्रोसेसर को तेजी से ठंडा नहीं कर सकते हैं ताकि यह व्यवहार्य हो सके। घड़ी की गति जितनी अधिक होती है, उतनी ही अधिक गर्मी उत्पन्न होती है, और हमने अब एक चरण मारा है जहां यह प्रोसेसर की गति को बढ़ाने के लिए कुशल नहीं है जो ऊर्जा की मात्रा के कारण होती है जो इसे ठंडा करने में जाती है।

अन्य उत्तर में विस्तार से जाना जाता है कि सभी क्षेत्रों में बेहतर प्रदर्शन का मतलब उच्चतर घड़ी की गति कैसे होती है।

Comments

+1 ऐसा लगता है कि जब मैंने इस दीवार से टकराया था, तब मैंने अपनी मशीन खरीदी थी, मेरी 8 साल की पी 4 3.4 घडी घड़ी की गति के मामले में सबसे तेज है, जब बाजार का एक बड़ा हिस्सा (गैर ओसी) देख रहा था।

— कार्तिक टी।

ध्यान दें कि बिजली की खपत भी एक समस्या होगी। यदि आपके पास 16 कोर 3.0GHz है, तो संभवतः 200+ वाट की खपत होगी, जो कि सबसे आम बिजली की आपूर्ति बाकी सिस्टम के साथ संयोजन में मुश्किल से समर्थन कर सकती है।

— मिक्सक्सीफॉइड

@Mixxiphoid आपको उन 200+ डब्ल्यू को किसी भी तरह से सीपीयू में लाना होगा, एक वोल्टेज पर सर्किटरी संभाल सकता है। जो अपने आप में एक गैर-तुच्छ कार्य है।

— बजे एक CVn

इतना ही नहीं, सीपीयू क्लॉक को बढ़ाने के लिए उन्हें पाइपलाइन बढ़ाने की आवश्यकता होती है, लेकिन हर बार जब आपको कोड को फोर्क करने की आवश्यकता होती है, तो संदर्भ बदलें, कूदें या उस मेमोरी को साफ़ करें जिसे आप पूरी पाइपलाइन को साफ़ करते हैं, और आपको इसे देने के लिए फिर से भरना होगा। उस निर्देश के परिणामस्वरूप, इसलिए पाइप लाइन और सीपीयू आवृत्ति को कम करने के लिए बेहतर है, इसलिए हर बार जब आपको कांटा बदलने की जरूरत होती है, तो संदर्भ बदल दें, आपको पाइप लाइन को फिर से भरने के लिए लंबे समय तक इंतजार करने की आवश्यकता नहीं है।

— लेफ्सलर

@demonofnight: यह कहना बहुत अधिक होगा कि "हर बार जब आपको (...) कूदना पड़े"। बिना शर्त सीधी शाखाएं कोई नियंत्रण खतरा पैदा नहीं करती हैं, इसलिए वे सशर्त शाखाओं से बाहर नहीं निकलते हैं ~ 95% -99% का अनुमान विभिन्न तकनीकों (कुछ कागज आधार पर आधारित डेटा) से लगाया जाता है। सीधी शाखाएँ समस्या का सामना करती हैं यदि लक्ष्य अभी तक रजिस्टर में नहीं है और इसमें कोई गड़बड़ी है। मुझे यकीन नहीं है कि 'फोर्क द कोड' से आपका क्या मतलब है या 'मेमोरी को क्लियर' करें लेकिन संदर्भ स्विच को इतनी बार (इंटरप्ट और संभवतः I / O) निष्पादित नहीं किया जाना चाहिए।

— मैकीज पीचोटका

Answer 2

घड़ी की दर की तुलना में प्रसंस्करण गति के लिए बहुत अधिक है।

• विभिन्न सीपीयू पाइप लाइन की व्यवस्था पर अलग-अलग वेरिएंट और प्रत्येक कोर में कई घटक इकाइयों (योजक और आगे) होने के कारण, समान संख्या में घड़ी चक्रों में अलग-अलग मात्रा में कर सकते हैं। जबकि आपके परीक्षण में ऐसा नहीं है, आप अक्सर एक "धीमी" चिप पाते हैं, जो प्रति टिक अधिक करने में सक्षम होने के कारण तेजी से (केवल घड़ी की दर से मापा जाता है) की तुलना में अधिक कर सकता है।

• आपने जो परीक्षण किया है वह सीपीयू वास्तुकला में अंतर के प्रति बहुत संवेदनशील हो सकता है: इसे एक विशिष्ट वास्तुकला के लिए अनुकूलित किया जा सकता है, आप पा सकते हैं कि यह न केवल इंटेल चिप्स और एएमडी वाले के बीच बल्कि इंटेल (या एएमडी) विभिन्न परिवारों के चिप्स के बीच भी अलग-अलग प्रदर्शन करता है। यह एक ही धागे का उपयोग करने की संभावना है इसलिए सीपीयू के कई कोर का लाभ नहीं उठा रहा है।

• बिजली और गर्मी प्रबंधन कारणों के लिए घड़ी की दरों को कम करने के लिए एक चाल है: घड़ी की दर को तेज करने से बिजली के उपयोग और गर्मी उत्पादन पर रैखिक प्रभाव नहीं पड़ता है।

• उपरोक्त गैर-रेखीय संबंधों के कारण, आज की आवश्यकताओं के लिए कई प्रसंस्करण इकाइयों का होना कहीं अधिक कुशल है, क्योंकि यह किसी एक सेवा की गति को और अधिक बढ़ा देता है। यह भी चालाक चाल के लिए अनुमति देता है जैसे कि अलग-अलग कोर को बंद करने के लिए जब उपयोग में नहीं होता है और फिर से मांग बढ़ने पर उन्हें वापस प्रकट करता है। बेशक कई कोर एक एकल-थ्रेडेड एल्गोरिथ्म की मदद नहीं करते हैं, हालांकि यह अगर आप एक ही समय में इसके दो या अधिक उदाहरणों को चलाते हैं।

Comments

तो घड़ी दर और बिजली के उपयोग के बीच क्या संबंध है?

— user84207

$ P = CV ^ 2f $। तुम भी पढ़ सकते हैं इस ।

— ज़क्कक

Answer 3

आपको क्या लगता है कि मैन्युफैक्चरर्स वास्तव में केवल दो प्रोसेसर की तुलना करके घड़ी की गति कम कर रहे हैं?

1. 6272 3Ghz के एक टर्बो गति है। निचली आधार गति औसत वाट क्षमता को कम करने और सभी वाहकों के तनावग्रस्त होने पर एक कार्यबल के लिए स्वीकार्य टीडीपी रखने के लिए है।
2. डेस्कटॉप के लिए एएमडी की अगली उच्च प्रदर्शन चिप FX-9590 5 Ghz हिट होगी।

इसके अलावा क्लॉक-स्पीड, क्लॉक-प्रति-प्रदर्शन के समान नहीं है। आपके पास i7-3930K से 3.8 Ghz P4 बनाम एक 3.2 Ghz कोर हो सकता है, लेकिन इसका मतलब यह नहीं है कि P4 कोर तेज़ है।

बिजली की खपत के बारे में यहाँ सब कुछ 16 कोर डिज़ाइन के लिए पूरी तरह से मान्य और सत्य है, जहाँ आप स्वाभाविक रूप से टीडीपी के मुद्दों के बारे में अधिक चिंतित हैं।

इसके अलावा अपने बेंचमार्क विधि सिर्फ वास्तविक दुनिया नंबर देने के लिए सरल परीक्षण खोलता है। शायद आपको किसी भी क्रिप्टो बेंचमार्क सूट की कोशिश करनी चाहिए।

Comments

बस क्लॉक-स्पीड = प्रदर्शन में गिरावट के लिए एक सादृश्य जोड़ना है। एक व्यक्ति को बहुत छोटे कदम उठाने की कल्पना करें, लेकिन बहुत जल्दी (उच्च घड़ी की गति), एक दूसरे व्यक्ति की तुलना में थोड़ी धीमी गति (कम घड़ी आवृत्ति) में बहुत बड़े कदम उठाए। बड़ा कदम उठाने वाला व्यक्ति ज्यादा तेज चल सकता है।

— मार्टिन कोंकनी

@MartinKonecny: शानदार दृश्य!

— ज़च लत्ता

@MartinKonecny ​​मेरी समझ यह है कि अधिकांश कोडांतरक निर्देश (ADD, MOV, IMUL, आदि) एक ही चक्र में किए जाते हैं। तो इन नए प्रोसेसर के साथ, एक ही चक्र में कई निर्देश दिए जा रहे हैं?

— नियालश जूल

@nialsh यह CISC कंप्यूटरों के लिए बिल्कुल भी सही नहीं है (वास्तव में CISC की परिभाषित चीजों में से एक निर्देश कई चक्र हैं), यदि सभी निर्देशों में एक चक्र लिया गया है, तो सबसे धीमा निर्देश उतना ही समय लगेगा जितना तीव्रतम निष्पादन के लिए अनुदेश।

— स्कॉट चेम्बरलेन

x86 CPU को प्रति निर्देश में कई घड़ी चक्र की आवश्यकता होती है, लेकिन इन दिनों वे प्रति घड़ी चक्र में कई निर्देश चला सकते हैं।

— Oskar Skog

Answer 4

प्रोसेसर-विशिष्ट ऑप्टिमाइज़ेशन के लिए आपका परीक्षण मामला (anes-256 एन्क्रिप्शन) बहुत संवेदनशील है।

विभिन्न सीपीयू हैं जिनके पास एन्क्रिप्शन / डिक्रिप्शन ऑपरेशन को गति देने के लिए विशेष निर्देश हैं। न केवल ये विशेष निर्देश केवल आपके डेस्कटॉप पर मौजूद हो सकते हैं - यह हो सकता है कि एएमडी सीपीयू के अलग-अलग विशेष निर्देश हों। इसके अलावा, ओपनसेल केवल इंटेल सीपीयू के लिए इन विशेष निर्देशों का समर्थन कर सकता है। क्या आपने जाँच की कि क्या ऐसा था?

यह पता लगाने के लिए कि कौन सी प्रणाली तेज है, "उचित" बेंचमार्क सूट का उपयोग करने का प्रयास करें - या बेहतर, बस अपने विशिष्ट कार्यभार का उपयोग करें।

Comments

उस विशेष निर्देश का अनुवाद कहां होता है? मुझे यकीन नहीं है कि अलग-अलग निर्देश सेट के लिए अलग-अलग संकलक हैं।

— शुभम

कंपाइलरों के पास विभिन्न निर्देश सेटों को लक्षित करने के लिए विकल्प होते हैं, और / या विशेष "आंतरिक कार्य" होते हैं जो सीपीयू-विशिष्ट निर्देशों के निकट मैप करते हैं। एक एकल निष्पादन योग्य के लिए यह जांचना संभव है कि सीपीयू का परिवार किस पर चल रहा है, और उसके आधार पर एक अलग कोड पथ का चयन करें।

— रसेल बोरोगोव

Answer 5

सरल: एएमडी चिप दूर है, बहुत तेज है क्योंकि यह 16 कोर चिप है। 115 वाट पर, इसका मतलब है कि प्रत्येक कोर ~ 7 वाट का उत्पादन करता है। यह प्राप्त नहीं होगा यदि प्रत्येक कोर 3 Ghz पर चले। उस 7 वाट के आंकड़े को प्राप्त करने के लिए, एएमडी ने घड़ी की आवृत्ति को कम कर दिया। घड़ी की आवृत्ति को 10% कम करने से बिजली की खपत 20% तक कम हो जाती है, जो आपको एक चिप पर 25% अतिरिक्त कोर लगाने की अनुमति देती है।

Answer 6

जैसा कि दूसरों ने कहा है, हम अब सीपीयू को प्रभावी ढंग से ठंडा नहीं कर सकते हैं यदि हम अतीत में समान रिश्तेदार घड़ी की दर में वृद्धि के लिए आवश्यक वोल्टेज को धक्का देते थे। एक समय (पी 4 युग और पूर्व) था जब आप एक नया सीपीयू खरीद सकते थे और एक "तत्काल" लाभ देख सकते थे क्योंकि पिछली पीढ़ी की तुलना में घड़ी की दर में काफी वृद्धि हुई थी। अब हमने एक थर्मल दीवार को मारा है।

प्रत्येक नई आधुनिक पीढ़ी का प्रोसेसर घड़ी की दर में बहुत थोड़ा बढ़ रहा है, लेकिन यह उन्हें उचित रूप से ठंडा करने की क्षमता के सापेक्ष भी है। चिप बनाने वाले, जैसे इंटेल, लगातार सीपीयू के मरने के आकार को कम करने पर ध्यान केंद्रित कर रहे हैं, जिससे दोनों को अधिक शक्ति कुशल बनाया जा सके और एक ही घड़ियों में कम गर्मी पैदा हो। एक साइड नोट के रूप में, यह सिकुड़ता डाई आकार आधुनिक प्रोसेसर को ओवरहीटिंग के बजाय ओवर-वाल्टिंग से मरने का अधिक खतरा बनाता है। इसका मतलब यह है कि यह चिप निर्माता द्वारा किए गए अन्य अनुकूलन के बिना किसी भी वर्तमान पीढ़ी के सीपीयू की छत घड़ी की दर को सीमित कर रहा है।

एक अन्य क्षेत्र जो चिप निर्माताओं द्वारा बहुत अधिक ध्यान केंद्रित किया जा रहा है, चिप पर कोर की संख्या में वृद्धि कर रहा है। यह कम्प्यूटेशनल पावर में महत्वपूर्ण वृद्धि का कारक है, लेकिन केवल सॉफ्टवेयर का उपयोग करते समय जो कई कोर का लाभ उठाता है। कम्प्यूटेशनल पावर और गति के बीच अंतर पर ध्यान दें। सीधे शब्दों में कहें तो गति से तात्पर्य यह है कि कंप्यूटर किसी निर्देश को कितनी जल्दी निष्पादित कर सकता है, जबकि कम्प्यूटेशनल पावर से यह संकेत मिलता है कि कंप्यूटर किसी दिए गए समय में कितनी गणना कर सकता है। आधुनिक दिन ऑपरेशन सिस्टम, और बहुत आधुनिक सॉफ्टवेयर कई कोर का लाभ उठाते हैं। समस्या यह है कि समवर्ती / समानांतर प्रोग्रामिंग मानक, रैखिक प्रोग्रामिंग प्रतिमान की तुलना में अधिक कठिन है। इससे इन नए प्रोसेसर पावर का पूरा फायदा उठाने के लिए बाजार में कई कार्यक्रमों में लगने वाले समय में वृद्धि हुई क्योंकि कई डेवलपर्स इस तरह से प्रोग्राम लिखने के आदी नहीं थे। आज भी बाजार पर कुछ कार्यक्रम (या तो आधुनिक या विरासत) हैं जो कई कोर या मल्टी-थ्रेडिंग का लाभ नहीं उठाते हैं। एन्क्रिप्शन प्रोग्राम जिसे आपने उद्धृत किया है, ऐसा ही एक उदाहरण है।

चिप निर्माताओं द्वारा फोकस के ये दो क्षेत्र आंतरिक रूप से जुड़े हुए हैं। एक चिप के मरने के आकार और बिजली की खपत दोनों को कम करके, वे फिर उक्त चिप पर कोर की संख्या बढ़ाने में सक्षम हैं। आखिरकार, यह भी एक दीवार से टकराएगा, जिससे एक और कठोर, प्रतिमान बदलाव होगा।

इस प्रतिमान बदलाव का कारण चिप उत्पादन के लिए आधार सामग्री के रूप में सिलिकॉन की सीमाओं के करीब आने के कारण है। यह कुछ ऐसा है जो इंटेल और अन्य कुछ समय से हल करने पर काम कर रहे हैं। इंटेल ने कहा है कि इसके पास कामों में सिलिकॉन का एक विकल्प है, और हम संभवतः 2017 के बाद इसे देखना शुरू कर देंगे। इस नई सामग्री के अलावा, इंटेल 3 डी ट्रांजिस्टर में भी देख रहा है जो "प्रभावी रूप से प्रसंस्करण शक्ति को तिगुना" कर सकता है। यहाँ इन दोनों विचारों का उल्लेख करने वाला एक लेख है: http://apcmag.com/intel-looks-beyond-silicon-for-processors-past-2017.htm

Answer 7

• गर्मी का नुकसान H आवृत्ति के 4 डिग्री के बराबर है f।

  एच ~ एफ ^ 4

  तो, आवृत्ति के मामूली बढ़ने से उच्च गर्मी का नुकसान होता है।

• दूर लघुकरण

  उच्च आवृत्ति से क्रिस्टल क्रिस्टल का कम से कम विकास होता है। इस समय हमारे पास नैनो-मीटर स्केल सामग्री और नैनो-मीटर की सीमा के साथ प्रभावी ढंग से काम करने के लिए कोई तकनीक नहीं है।

Comments

-1 चौथा पावर पार्ट सही नहीं है। सीपीयू में पावर (गर्मी प्रति सेकंड उत्पन्न) (~ लगभग सीवी ^ 2 + P0 ( en.wikipedia.org/wiki/CPU_power_dissipation ) की तरह घड़ी की आवृत्ति के लिए आनुपातिक रूप से आनुपातिक है । ग्रेटेड वोल्टेज घड़ी की गति पर निर्भर करता है (हालांकि जरूरी नहीं कि रैखिक)। देखें: Phys.stackexchange.com/questions/34766 बॉटमलाइन, सीपीयू द्वारा बनाई गई शक्ति 1.6 गीगाहर्ट्ज़ - 5 गीगाहर्ट्ज़ की रेंज में क्लॉकस्पीड पर क्वाड्रैटिक से लगभग रैखिक है। (F ^ 4 के लिए प्रोप नहीं)।

— डॉ। जिंबाब

Answer 8

जैसा कि कुछ अन्य उत्तरों में कहा गया है, सीपीयू निर्माता बिजली की खपत और गर्मी अपव्यय को नियंत्रित करने के लिए घड़ी की गति को कम रखना चाहते हैं। एक ही घड़ी की गति से अधिक काम करने के लिए, कई रणनीतियों का उपयोग किया जाता है।

मुख्य मेमोरी के विपरीत, न्यूनतम मेमोरी के साथ संसाधित होने के लिए उपलब्ध सीपीयू पर बड़े-चिप मेमोरी कैश अधिक डेटा "सीपीयू के करीब" रख सकते हैं, जो सीपीयू को डेटा देने के लिए बहुत धीमा है।

सीपीयू के विभिन्न निर्देशों को पूरा करने के लिए घड़ी चक्रों की संख्या अलग-अलग होती है। कई मामलों में, आप कई क्लॉक साइकिलों पर एक ऑपरेशन को लागू करने के लिए एक साधारण सर्किट का उपयोग कर सकते हैं, या कम में ऐसा करने के लिए एक अधिक जटिल सर्किट।

इंटेल विकास में इसका सबसे नाटकीय उदाहरण पेंटियम 4 में है, जो घड़ी की गति में एक बड़ी रूपरेखा थी, लेकिन आनुपातिक रूप से अच्छा प्रदर्शन नहीं करती थी। बिट-शिफ्टिंग निर्देश, जो पिछले चिप्स में एक ही चक्र में 32 बिट्स को स्थानांतरित कर सकता था, ने पेंटियम 4 में बहुत सरल सर्किट का उपयोग किया, जिसके लिए प्रत्येक बिट शिफ्ट के लिए एकल चक्र की आवश्यकता थी। उम्मीद यह थी कि पेंटियम 4 आर्किटेक्चर इसकी सादगी के कारण घड़ी की उच्च गति के लिए स्केलेबल होगा, लेकिन यह काम नहीं करता था, और तेजी से, जटिल शिफ्ट सर्किट कोर और बाद में आर्किटेक्चर में वापस आ गया।

Answer 9

IEEE से:

तो क्यों नहीं घड़ी को तेजी से धक्का दे? क्योंकि यह अब बिजली की खपत और गर्मी के प्रसार के संदर्भ में लागत के लायक नहीं है। इंटेल गति / पावर ट्रेडऑफ़ को "मल्टीकोर प्रोसेसर का मौलिक प्रमेय" कहता है - और यही कारण है कि यह एक चिप पर दो या अधिक प्रसंस्करण क्षेत्रों, या कोर का उपयोग करने के लिए समझ में आता है।

http://spectrum.ieee.org/computing/hardware/why-cpu-frequency-stalled