IRQ की और बाधित वेक्टर तालिका

Question

मैं आईआरक्यू के बारे में बहुत कुछ पढ़ रहा हूं, और ऐसा लगता है कि विरोधाभासी और पुरानी जानकारी है। इसमें से कुछ विंडोज़ 95 पर वापस डेटिंग कर रहे हैं। यहाँ वही है जिसके बारे में मुझे भ्रम है।

1. क्या सॉफ्टवेयर इंटरप्ट और हार्डवेयर इंटरप्ट दोनों ही प्रबंधित और बाधित वेक्टर टेबल द्वारा भेजे गए हैं। यदि नहीं तो कैसे अलग तरीके से नियंत्रित किया जाता है।

2. मैंने पढ़ा कि पीसीआई मोड आईआरक्यू और आईएसए मोड आईआरक्यू के बीच अंतर है, क्या यह सच है? यदि ऐसा है तो आप मोड कैसे सेट करते हैं, और वे अलग तरीके से कैसे कार्य करते हैं?

3. अब जब हमारे पास पीसीआई एक्सप्रेस है, तो क्या वे पीसीआई मोड आईआरक्यू (यदि वे मौजूद हैं) का उपयोग करते हैं, तो वे कैसे काम करते हैं (बीच में बुद्धिमान)।

EDIT 4. इस चित्र को देखकर ऐसा प्रतीत होता है कि कई IRQ हैं और उन्हें स्मृति में मैप किया गया है। इस के आशय क्या हैं? 16 से अधिक आईआरक्यू हैं। मुझे पता है कि APIC अधिक के लिए अनुमति देता है, लेकिन यह कई?

अग्रिम में धन्यवाद :-)

Answer 1

अलग-अलग मोड नहीं हैं, पुराने ISA बस और PCI बस में अलग-अलग हार्डवेयर हैं। ISA बस ने 16 IRQ लाइनें उस बस पर प्रदान की जिसका उपयोग डिवाइस ध्यान देने के लिए संकेत के लिए कर सकते हैं। प्रोग्राम योग्य इंटरप्ट कंट्रोलर (वास्तव में कैस्केड 8259 ए चिप्स की एक जोड़ी) ने इन पंक्तियों को प्राथमिकता दी और एक सक्रिय होने पर सीपीयू को संकेत देकर जवाब दिया। इसके कारण CPU को एक व्यवधान सेवा दिनचर्या को लागू करना पड़ा। IRQs 4-7 ने int 8-F को ट्रिगर किया, और IRQ ने 8-15 ने int 70-77 को ट्रिगर किया। इंटरप्ट को सॉफ्टवेयर इंट इंस्ट्रक्शन के माध्यम से भी ट्रिगर किया जा सकता है, और सीपीयू को रुकावट वेक्टर तालिका में संबंधित स्लॉट द्वारा इंगित एक रूटीन कॉल करने का कारण बना।

बस में सभी उपकरणों द्वारा साझा की गई 16 IRQ लाइनों के बजाय, PCI ने INTA-INTD नाम की बस में प्रत्येक स्लॉट पर 4 अलग-अलग IRQ लाइनें प्रदान कीं, जिससे प्रत्येक डिवाइस को अपने स्वयं के उपयोग के लिए 4 अलग-अलग IRQ की अनुमति होती है। व्यवहार में, उपकरण केवल INTA का उपयोग करते हैं, जो कि विशिष्ट IRQs के लिए हार्डवेयर मार्ग है।

छवि में आपके द्वारा देखे गए नंबर मेमोरी एड्रेस नहीं हैं, वे केवल IRQ नंबर के हेक्साडेसिमल प्रतिनिधित्व हैं।

APIC 256 इंटरप्ट वैक्टर का समर्थन करता है।

Comments

कूल :-), लेकिन पीसीआई एक्सप्रेस इस सब में कहां फिट बैठता है? मदरबोर्ड पर एक बार आईएसए और पीसीआई बसों का मिश्रण था, जहां ये कैसे संयुक्त होते हैं? इसके अलावा, APIC के साथ बाधित वैक्टर में वृद्धि होती है, जहां नए आवंटित किए जाते हैं। मैं मान रहा हूँ कि ISA वही रहता है, PCI, वही रहता है, या दोनों में वृद्धि होती है?

— रुबिक्सिब्यूक

क्या इसका मतलब यह है कि APIC de-muxes 256 वैक्टर से 16 (जो मैंने आपके 8-एफ, 70-77 से अनुमान लगाया था जो मुझे समझ में नहीं आता है) भौतिक तार जो CPU चिप को IO के रूप में दर्ज करते हैं? क्या यह संख्या सभी x86 वास्तुकला के लिए एक स्थिर है?

— पीपीसी

@PPC, नहीं, APIC सीधे तौर पर 256 इंटरैक्ट वैक्टर का समर्थन करता है जो कि सीरियल प्रोटोकॉल ओवर, iirc, एक दो वायर बस जो सभी कोपस, नॉर्थब्रिज और किसी IO APIC को जोड़ता है, के माध्यम से संकेतित होते हैं। पुराने 16 IRQs आईएसए बस पर 8259A PIC से जुड़ी भौतिक लाइनें थीं, जो उन्हें सॉफ्टवेयर इंटरप्ट वैक्टर 8-F और 70-77 पर मैप करती थीं।

— Psusi