क्या सैंडी-ब्रिज ई एक्सॉन सीपीयू के लिए सभी कोर द्वारा साझा किया गया एल 3 कैश है?


12

एक में संबंधित सवाल मैं L3 कैश को दोगुना करने के मामले में एक दोहरे सीपीयू प्रणाली के लाभ के बारे में पूछा।

हालाँकि, मैंने देखा है कि सीपीयू की Xeon E5-2600 श्रृंखला में मूल रूप से 2.5 MB L3 कैश है

यह मुझे विश्वास दिलाता है कि ऑपरेटिंग सिस्टम में प्रति कोर 2.5 एमबी एल 3 कैश है। हालाँकि, मुझे यह भी विरोधाभासी धारणा है कि L3 कैश सभी कोर के बीच साझा किया गया है । इस बारे में आश्चर्यजनक रूप से बहुत कम जानकारी या चर्चा है।

मेरी प्रमुख चिंता यह है कि निम्न-प्राथमिकता वाले पृष्ठभूमि अनुप्रयोग L3 कैश को "हॉग" कर सकते हैं और उच्च-प्राथमिकता वाले अग्रभूमि अनुप्रयोगों के लिए प्रदर्शन धीमा कर सकते हैं। दो विशिष्ट प्रदर्शन समस्याएं जो मैंने इस प्रश्न को प्रेरित की हैं।

  1. एक निश्चित सी ++ प्रोग्राम को संकलित करने के लिए वीएस 2008 में मेरी वर्तमान विकास प्रणाली पर 25 मिनट की आवश्यकता होती है, जबकि एक अन्य प्रणाली पर यह बहुत तेजी से बढ़ता है, समान सेटिंग्स के साथ वीएस 2008 पर केवल 5 मिनट की आवश्यकता होती है - इस तथ्य के बावजूद कि मेरे पास उच्च अंत i7- है 970 सीपीयू और पर्याप्त रैम।

  2. मेरे सिस्टम पर प्रोग्राम को चलाने में अक्सर 20 सेकंड लगते हैं (यानी, उनकी मुख्य विंडो प्रदर्शित करें); और संबंधित नोट पर, विंडोज एक्सप्लोरर को विंडोज एक्सप्लोरर संदर्भ मेनू (और संबंधित व्यवहार भी लंबे समय तक चलने के लिए) प्रदर्शित करने के लिए 10 सेकंड तक की आवश्यकता होती है, संदर्भ मेनू प्रविष्टियों को सीमित करने के मेरे प्रयासों के बावजूद (वर्तमान में शायद 10 अतिरिक्त लोग परे हैं डिफ़ॉल्ट)।

मेरा सिस्टम निश्चित रूप से बहुत बड़ी संख्या में उन अनुप्रयोगों से भरा हुआ है जो मैंने वर्षों में स्थापित (और अनइंस्टॉल) किए हैं, लेकिन फिर भी मैं सिस्टम को कारगर बनाने के लिए अपनी पूरी कोशिश करता हूं।

मेरे पास कई कम-प्राथमिकता वाली पृष्ठभूमि वाले एप्लिकेशन भी चल रहे हैं; विशेष रूप से निरर्थक क्लाउड बैकअप सॉफ़्टवेयर जैसे कि क्रैशप्लान, जो आमतौर पर इस 6-कोर 12-थ्रेड सिस्टम पर कुल सीपीयू उपयोग के लगभग 25% का उपयोग करने के लिए जोड़ते हैं।

मुझे एक नया कंप्यूटर मिलेगा। मुझे पता है कि मैं कई पृष्ठभूमि अनुप्रयोगों को चलाना जारी रखूंगा, और कई कार्यक्रमों की स्थापना / स्थापना रद्द करूंगा। अगर मुझे लगता है कि एक ड्यूल-सीपीयू सिस्टम प्राप्त करना जो न केवल कोर को दोगुना करता है, बल्कि एल 3 कैश भयानक सी ++ कंपाइलर के प्रदर्शन और सामान्य सिस्टम को धीमा करने में मदद करेगा, तो मैं ख़ुशी से ऐसा करूँगा।

वहाँ चाहिए कोई कारण नहीं क्यों एक उच्च अंत प्रणाली तो धीरे धीरे चल रही है, यहां तक कि कई कार्यक्रमों और पृष्ठभूमि अनुप्रयोगों के साथ हो सकता है। लेकिन अगर मेरी समस्याओं को कोई फर्क नहीं पड़ता है कि मैं कितना सीपीयू पावर और एल 3 कैश सिस्टम देता हूं, तो बस इसलिए कि मेरे पास बहुत सारे प्रोग्राम और बैकग्राउंड एप्लिकेशन इंस्टॉल और चल रहे हैं, मैं डुअल-सीपीयू पर $ 2,500 अतिरिक्त डॉलर बर्बाद नहीं करना चाहता हूं प्रणाली जो मेरी समस्या को हल करने में मदद नहीं करेगी।

किसी भी सुझाव, विशेष रूप से मेरे सवाल के बारे में कि क्या एल 3 कैश सभी कोर के बीच साझा किया गया है (जैसे कि कम-प्राथमिकता वाली पृष्ठभूमि अनुप्रयोग संभवतः एल 3 कैश को हॉगिंग कर सकते हैं, उच्च-प्राथमिकता वाले कार्यक्रमों को धीमा कर सकते हैं), या इसके बजाय कि यह व्यक्ति से जुड़ा हुआ है। कोर, की सराहना की जाएगी।


अच्छा सवाल है कि मेरे पास व्यक्तिगत रूप से एक अच्छा जवाब नहीं है, सिवाय इसके कि मैं भी छापा गया था L3 साझा किया गया था। मैं सिर्फ यह पूछूंगा कि पृथ्वी पर आप इन just दूसरी पीढ़ी ’के एक्सोन को क्यों बुला रहे हैं जब on एक्सोन’ अब एक दशक से इंटेल का उत्पाद है। (यदि यह सैंडी ब्रिज i3 /
5/7 चिप्स के

इंटेल सीपीयू के i7-2600 लाइन "2 पीढ़ी" (के रूप में संदर्भित ark.intel.com/products/family/59136/... )। "2-जनरेशन Xeon" से मेरा मतलब है कि 6 मार्च, 2012 को ( X.wikipedia.org/wiki/… ) एक्सॉन सैंडी-ब्रिज ई आर्किटेक्चर सीपीयू के बराबर रिलीज़ ।
डैन निसेनबूम

1
वह सादृश्य मुझे लगा कि आप बना रहे हैं। यह एक बुरा है (वे 2nd जीन i7s हैं, लेकिन ये 2nd जीन एक्सोन नहीं हैं), और मैं शीर्षक IMO बदल दूंगा ... मैं 12 साल पुराने प्रोसेसर के बारे में एक सवाल खोजने की उम्मीद कर रहा था और हो सकता है कि बहुत सारे लोग यहाँ क्लिक करने से हो सकता है कि E 2nd जेनेरेशन ’को 2nd सैंडी ब्रिज-ई’ में बदल दें।
शिन्राइ

जवाबों:


13

इन CPU पर, प्रत्येक भौतिक कोर का अपना L2 कैश है। L3 कैश सभी कोर द्वारा साझा किया जाता है और समावेशी होता है - अर्थात, कोई भी डेटा जो किसी भी कोर के L2 कैश में रहता है, वह भी L3 कैश पर रहता है।

हालांकि यह L3 अंतरिक्ष की बर्बादी लग सकता है, यह वास्तव में इंटर-कोर मेमोरी ऑपरेशन को तेज करने के लिए L3 को अमूल्य बनाता है। L3 कैश का प्राथमिक उद्देश्य कोर के लिए स्विचबोर्ड और स्टेजिंग क्षेत्र के रूप में कार्य करना है। उदाहरण के लिए, यदि कोई कोर जानना चाहता है कि क्या मेमोरी का एक क्षेत्र दूसरे कोर द्वारा कैश किया जा सकता है, तो यह L3 कैश की जांच कर सकता है। यदि सूचना को एक कोर द्वारा संसाधित किया गया था और अगली आवश्यकता को किसी अन्य कोर द्वारा संसाधित किया जाना था, तो वे इसे धीमी ऑफ-चिप मेमोरी के बजाय एल 3 कैश के माध्यम से बंद कर देते हैं। इससे परे, इसका प्रदर्शन प्रभाव असामान्य एल्गोरिदम को छोड़कर ज्यादा नहीं है - एल 2 कैश छोटी चीजों के लिए पर्याप्त है और बड़ी चीजों के लिए एल 3 कैश बहुत छोटा है।

इसलिए जबकि प्रत्येक कोर का अपना 256KB L2 कैश होता है और प्रभावी रूप से L3 कैश में 256KB आरक्षित होता है, शेष सभी कोर द्वारा साझा किया जाता है। अन्य कोर में कम महत्वपूर्ण गतिविधि एक अधिक महत्वपूर्ण कार्य के प्रदर्शन को नुकसान पहुंचा सकती है जो एल 3 अंतरिक्ष का उपयोग करने से लाभान्वित होती है। लेकिन जिन कारणों के लिए मैंने उल्लेख किया है, यह आम तौर पर व्यवहार में एक महत्वपूर्ण प्रभाव नहीं है और यह आम तौर पर कैश प्रदूषण को कम करने के लिए "बल्क डेटा" संचालन (जैसे संपीड़न और स्कैनिंग) के अनुकूलन से परे के बारे में चिंता करने योग्य नहीं है। (उदाहरण के लिए, गैर-अस्थायी संचालन का उपयोग करना।)


0

यह मेरी समझ है कि कैश के सभी स्तरों को सीधे चिप पर लागू किया जाता है और यह कि L2 और L3 समान में से एक है (केवल इंटेल अंतर को पहचानता है, एएमडी उन्हें जोड़ती है।)। इसे ध्यान में रखते हुए, मुझे लगता है कि सीपीयू पर L3 कैश एक दोहरी सॉकेटेड मदरबोर्ड पर सीपीयू के बीच साझा नहीं किया जाता है। यह इस बात को भी ध्यान में रखता है कि रैम के प्रति सीपीयू में अलग मेमोरी चैनल देखना विशिष्ट है।

कोई मुझे ठीक करे यदि मैं गलत हूं।


L2 और L3 एक ही चीज में नहीं हैं। हाल के इंटेल डिज़ाइनों पर, L1 / L2 प्रति-कोर और छोटा (32k L1 I $ & D $ / 256k यूनिफाइड L2) है, जबकि L3 समावेशी है और GPU और सभी कोर द्वारा साझा किया गया है। एल 1 / एल 2 शारीरिक रूप से अलग हैं, लेकिन इसी तरह के उद्देश्य (जैसे कि एक कोर के लिए मेमोरी एक्सेस तेज करना) की तरह सेवा करते हैं। समावेशी L3 का एक और उद्देश्य है: कोर (और GPU) के बीच सुसंगतता। @ डेविडस्चवार्ट्ज का उत्तर देखें।
पीटर कॉर्डेस
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.