बस सही ढंग से काम नहीं करेगा। वे जरूरी मैच। यहां तक कि अगर आप किसी तरह उन्हें काम करने में कामयाब रहे, तो मैं बुरी और अप्रत्याशित चीजों की भविष्यवाणी करता हूं।
इसका कारण माइक्रोफ़र्मवेयर कोड के लिए प्रासंगिक हो सकता है, सीपीयू इनर स्टोरेज पर अपलोड किया जा रहा है, जब BIOS POST सिलिकॉन बग्स का पैचिंग करता है। पैचिंग रूटीन केवल 1 सीपीयू स्टेपिंग को चेक करने का फैसला कर सकता है और बिना चेक के 2 सीपीयू पर एक ही पैच लागू कर सकता है। Hipotetically। लेकिन किसे पता है कि वास्तव में POST में क्या हो रहा है।
सीमाओं को खोजने के लिए आपको निर्माता के दस्तावेज (सीपीयू और मदरबोर्ड दोनों के लिए) पर जाना होगा। इस तरह के बहुत अलग CPUs के रूप में आप सूची ठीक से काम करने की संभावना नहीं है। अतीत में, सीपीयू जो सटीक स्टेपिंग स्तर के अलावा कभी-कभी समान थे, यहां तक कि एक साथ उपयोग करने में सक्षम नहीं थे। "निर्भर करता है"।
आपको ब्रिज चिप्स, मदरबोर्ड और OS से समर्थन चाहिए। इन सभी को सीपीयू के असंतुलन के साथ काम करने के लिए कॉन्सर्ट में काम करना होगा। उन्हें बहुत कम लाभ (एक बराबर सीपीयू कॉन्फिगरेशन) के लिए कई संयोजनों के लिए प्रोग्रामिंग और गहन परीक्षण से गुजरना होगा।