Xeon प्रोसेसर नियमित प्रोसेसर से कैसे भिन्न होते हैं?

Question

हाँ, मुझे पता है कि Xeons सर्वर के उपयोग के लिए होते हैं, अलग-अलग मदरबोर्ड की आवश्यकता होती है और आपके पास एक बॉक्स में उनमें से एक से अधिक हो सकता है।

लेकिन तकनीकी रूप से एक एक्सोन प्रोसेसर खुद को एक नियमित कोर 2 प्रोसेसर से कैसे अलग है?

Answer 1

जवाब है कि यह बहुत अलग नहीं है। यह एक बड़ा कैश है और स्पष्ट रूप से मल्टीप्रोसेसर सिस्टम में काम करने से रोकने के लिए अपंग नहीं है। एक्सोन में ईसीसी मेमोरी के लिए समर्थन भी है, जो सामान्य रूप से उपभोक्ता सीपीयू चिप्स पर समर्थित नहीं है। अन्यथा मूल प्रोसेसर कोर बहुत समान है।

पुराने 32 बिट सिस्टम पर Xeon का MMU थोड़ा अधिक चतुर था कि यह 64GB तक की भौतिक रैम में कई 4GB प्रोसेस स्पेस का समर्थन कर सकता था। SPARC v8 चिप्स में MMU में एक समान सुविधा थी। इस सुविधा ने एक पृष्ठ के भीतर एक ऑफसेट को संबोधित करने के लिए आवश्यक बिट्स की संख्या में अंतर के कारण काम किया (एक 4KB पेज के लिए 12) और पृष्ठ की स्थिति (आरडब्ल्यूएक्स, गंदे आदि) को रिकॉर्ड करने के लिए आवश्यक बिट्स की संख्या। 36-बिट भौतिक पते की अनुमति देते हुए अतिरिक्त बिट्स का उपयोग थोड़े व्यापक भौतिक पृष्ठ संदर्भ (पृष्ठ संख्या निर्दिष्ट करने के लिए 24 बिट्स बनाम 20) के लिए किया जा सकता है। हालाँकि एक एकल प्रक्रिया किसी भी समय केवल एक सन्निहित 4GB पता स्थान देख सकती है।

कुछ प्रणालियों (उदाहरण के लिए विंडोज सर्वर के डाटाकेंटर संस्करण) में एक एपीआई था जो इस भौतिक पता स्थान के चेंकल को अपने वर्चुअल स्पेस में ओवरले करने के लिए MMU को नियंत्रित करने की एक प्रक्रिया की अनुमति देता था। यह सुविधा SQL सर्वर के एंटरप्राइज़ संस्करणों में बड़ी डिस्क कैश का समर्थन करने के लिए उपयोग की गई थी।

अधिकांश अगर सभी आधुनिक सीपीयू 32 बिट मोड में चल रहे हैं तो इसका समर्थन नहीं करते हैं, और शायद बहुत सारी दुकानें अभी भी इस मोड में विरासत 32 बिट एप्लिकेशन चला रही हैं, या तो वीएम पर (जहां एमएमयू हार्डवेयर की अधिक या कम मात्रा के साथ अनुकरण किया जाता है) समर्थन) या भौतिक टिन। हालाँकि, 64 बिट बिल्ड इन दिनों आधुनिक बड़े-मेमोरी सर्वर पर बहुत अधिक प्रचलित हैं, जो एक प्रक्रिया के भीतर बड़ी सन्निहित स्मृति छवियों की अनुमति देते हैं।

Comments

मैं वास्तव में आश्चर्यचकित रहूँगा यदि उन चिप्स के एक्सोन संस्करण केवल पीएई के साथ ही थे। पहले के चिप्स (Xeon से पहले) में पहले से ही वह समर्थन था, इसलिए ऐसा नहीं है कि यह एक नया विक्रय बिंदु होता ...

— ब्रायन नोबलाच

पुराने Xeon चिप्स (कम से कम PIII Xeon से) यह था - मुझे नहीं लगता कि यह उपभोक्ता P2 / P3 / P4 चिप्स पर समर्थित था।

— कंसर्नडऑफटुनब्रिजवल्स

ज्यादातर एक सपोर्टिंग चिपसेट इश्यू है। उन उपभोक्ता पीसी के लिए वास्तव में अलग था।

Answer 2

• बड़ा L3 कैश
• मल्टीप्रोसेसर सपोर्ट करता है
• आम तौर पर सर्वर के उपयोग के लिए समायोजित (भारी भार, लंबे समय तक रनटाइम)

Answer 3

Xeons के बारे में महत्वपूर्ण बात यह है कि वे सर्वर / वर्कस्टेशन बाजार की ओर तैयार हैं और इस तरह से अधिक विश्वसनीय और हमेशा के लिए डिज़ाइन किया गया है, और सांसद वातावरण के लिए।

वे अलग-अलग मदरबोर्ड (विभिन्न चिपसेट) में काम करते हैं - आमतौर पर एफबी-डीआईएमएम के साथ, जो धीमे लेकिन उनके उपभोक्ता समकक्षों की तुलना में अधिक विश्वसनीय होते हैं।

सामान्य तौर पर, प्रत्येक कोर 2 सीपीयू के बराबर एक एक्सोन होता है; उदाहरण के लिए एक Q6600 X3220 के लगभग समान है, हालांकि कुछ विविधताएं हैं।

Answer 4

Xeon मल्टीप्रोसेसर आर्किटेक्चर के लिए अनुकूलित है

• QuickPath इंटरकनेक्ट का समर्थन करता है, इंटेल इंटरबैंड उच्च बैंडविड्थ और कम विलंबता की पेशकश करता है

• अधिक कैश प्रदान करता है (i7 कोर के लिए 35MB बनाम 6MB)

• उच्च मेमोरी बैंडविड्थ प्रदान करता है (i7 कोर के लिए 102GB / s बनाम 25.6GM / s)

• ईसीसी मेमोरी का समर्थन करता है

• कई कोर आर्किटेक्चर में एक्सोन-फी कॉप्रोसेसर्स ("एक्सीलेटर") के साथ संभव युग्मन