लिनक्स में ब्रिज किए गए पोर्ट के माध्यम से डेटा प्रवाह कैसे होता है

Question

मेरे सर्वर पर तीन नेटवर्किंग पोर्ट हैं। एक मदरबोर्ड बंदरगाह और एक PCIe स्लॉट द्वारा संलग्न एक दोहरी बंदरगाह Intel Pro1000। इन सभी को एक साथ एक diy स्विच बनाने के लिए तैयार किया गया है। मैंने सर्वर के माध्यम से एक स्थानांतरण के दौरान इंटरप्ट की संख्या की जांच करने की कोशिश की, लेकिन प्रति सेकंड कुछ ही थे। मैं यह पता नहीं लगा सकता कि डेटा CPU द्वारा संसाधित है या इसे बायपास करता है। क्या कोई यह बता सकता है कि डेटा जाने पर Pro1000 पोर्ट से दूसरे और मदरबोर्ड पोर्ट पर डेटा कैसे बहता है के माध्यम से बंदरगाहों लेकिन सर्वर के लिए ही किस्मत में नहीं है।

         CPU/RAM
            |
            | 
            |  PCIe
         --------------
         |             |
         |             |
         |           Motherboard Port
      Intel Pro1000
      |          |
      |          |
    Port 1     Port 2

Comments

क्या आप इससे परिचित हैं प्रत्यक्ष मेमोरी एक्सेस ?

— txtechhelp

एसडब्ल्यू ब्रिजिंग और एचडब्ल्यू ब्रिजिंग है; यह HW पर निर्भर करता है और HW के लिए SW का समर्थन करता है। उस संबंध में, यह उन विवरणों के लिए विशिष्ट है जो आप प्रदान नहीं करते हैं।

— Run CMD

और अधिक विवरण क्या मैं आपूर्ति कर सकता हूं?

— chew socks

@txtechhelp मैं इस अवधारणा से परिचित हूं, लेकिन इस संदर्भ में इसका उपयोग होने पर निश्चित नहीं है। तो आप सुझाव दे रहे हैं कि प्रत्येक पोर्ट बेसिक पैकेट स्विचिंग के फैसलों को संभाल सकता है और फिर पेलोड को अगले पोर्ट के लिए मेमोरी एरिया में छोड़ सकता है? गंतव्य को अपने बफ़र्स में नया डेटा बताने के लिए किसी प्रकार की रुकावट की आवश्यकता होगी?

— chew socks

। DMA ऐसा करने के लिए CPU को बाधित किए बिना पैकेट के प्रवाह को संभालने के लिए ड्राइवरों / नियंत्रकों द्वारा उपयोग की जा रही मेमोरी तक पहुँचने के लिए कर्नेल को अनुमति देता है।

— txtechhelp