डेस्कटॉप पर एक ही बात होती है। एक M.2 स्लॉट चिपसेट / PCH (प्लेटफार्म कंट्रोलर हब) से PCIe और SATA लेन पर निर्भर करता है जो संख्या में सीमित हैं। एक के लिए एक ब्लॉक आरेख का एक उदाहरण है यहाँ ।
MB का निर्माण तब (करने की अनुमति है) चुनें कि वे इन गलियों को कैसे वितरित करना चाहते हैं, कुछ को यहाँ, कुछ को SATA, T-बोल्ट, USB3, ईथरनेट के बीच विभाजित किया गया है, और जो कुछ भी प्यार करता है उसे शीघ्रता से अधिक प्रत्यक्ष संचार लेनें हैं।
कई डेस्कटॉप पर M.2 विकल्प SATA के एक जोड़े को अक्षम करता है, उदाहरण के लिए, क्योंकि वे लेन साझा करते हैं। एमबी निर्माण चुनता है कि उन्हें कहां वितरित करना है, उपयोगकर्ता को दूसरे या वीजा के लिए एक को खोने का विकल्प मिलता है। कुछ अन्य निर्माण अन्य gpu स्लॉट्स के लिए कुछ गलियों को खत्म करने का विकल्प चुन सकते हैं।
विभिन्न सीपीयू आर्किटेक्चर (सीपीयू चिप स्वयं) में विभिन्न मात्रा में लेन उपलब्ध हैं। अपने प्रश्न को आगे बढ़ाने के लिए, वास्तविक सीपीयू जो प्रयोग में है, दिलचस्प होगा।
तो यह है कि आप वांछित वांछित है, समस्या अभी भी है, इन दो वस्तुओं को आसानी से कवर करने के लिए पर्याप्त लेन उपलब्ध होनी चाहिए। कृपया प्रश्न में अपने सभी चश्मा, मॉडल सीपीयू जानकारी प्रदान करें।
अन्य नोट: सीपीयू के बाहर गलियों को मारना अपनी समस्याओं के बिना नहीं है, बातचीत के माध्यम से मामूली मंदी है, और शायद इन प्रत्यक्ष लेन के बंटवारे के लिए स्थापित चिप्स में उपयोग किए जाने वाले बफर, जो निश्चित रूप से अब प्रत्यक्ष नहीं हैं: ।