रडार अनुप्रयोगों में बड़े सरणियों के लिए प्रैक्टिकल वाइडबैंड डिजिटल बीमफॉर्मिंग

Question

मैं डिजिटल बीमिंग के पीछे के गणित को समझता हूं लेकिन मुझे यकीन नहीं है कि इस तरह के सिस्टम को व्यावहारिक रूप से कैसे लागू किया जाता है। उदाहरण के लिए, एस-बैंड में काम करने वाले एक सामान्य वाइडबैंड FMCW रडार में, (बेसबैंड) पल्स बैंडविड्थ 500MHz जितनी बड़ी हो सकती है। इस सिग्नल को डिजिटाइज़ करने के लिए, आपको उच्च गति वाले ADCs की आवश्यकता होती है, आमतौर पर 1GHz सैंपल फ्रीक्वेंसी। जहाँ तक मुझे पता है, ये ADCs सस्ते नहीं हैं।

अब, यदि आप कहते हैं कि 20 एंटीना तत्वों के साथ एक समान आयताकार सरणी (URA) है, तो आपको 20 बार अपने आरएफ फ्रंटएंड को दोहराने की आवश्यकता है! इस RF फ्रंटेंड में आम तौर पर एक LNA, एक मिक्सर और उच्च गति वाला ADC शामिल होगा।

इसके अलावा, उपरोक्त सिस्टम द्वारा उत्पादित डेटा की विशाल मात्रा में बड़ी मेमोरी और प्रोसेसिंग पावर की आवश्यकता होती है।

मेरे प्रश्न इस प्रकार हैं:

1. क्या उपरोक्त परिदृश्य प्रतिबिंबित करता है कि व्यावहारिक बीमफॉर्मिंग सिस्टम कैसे लागू किया जाता है या क्या यह बहुत भोला है? क्या मुझे यहाँ कुछ मौलिक याद आ रही है?
2. क्या कोई हार्डवेयर / सिग्नल प्रोसेसिंग ट्रिक है जो ऐसे सिस्टम में हार्डवेयर या प्रोसेसिंग आवश्यकताओं को कम करने में मदद कर सकता है?

धन्यवाद

Answer 1

मैंने पहले इस तरह के सिस्टम के डिजाइन पर काम नहीं किया है, लेकिन मुझे लगता है कि आपके विचार पैसे पर हैं। विशेष रूप से, हाँ, बीमरिंग एरे में आरएफ फ्रंट एंड होते हैं जिन्हें कई बार दोहराया जाता है। समकालीन चरणबद्ध सरणी रडार की जटिलता इस संबंध में आश्चर्यजनक है; विभिन्न सिग्नल प्रोसेसिंग तकनीकों का उपयोग करके सरणी प्रतिक्रिया के नियंत्रण के प्रभावशाली स्तरों के साथ ऐसे डिज़ाइन हैं जिनमें सैकड़ों व्यक्तिगत एंटीना तत्व हैं।

और जैसा कि आपको संदेह था, हां, इस तरह का दृष्टिकोण सस्ता नहीं है। गिगासम्पल-क्लास एडीसी कुछ-हजारों-डॉलर की रेंज में व्यावसायिक रूप से उपलब्ध हैं, लेकिन यह संभव है कि इस तरह के सिस्टम में उपयोग किए जाने वाले कस्टम, कम-मात्रा आरएफ फ्रंट एंड्स उस लागत को बौना कर देंगे। फिर भी, इस तरह की क्षमता वाले रडार अक्सर बहुत महंगे बड़े सिस्टम (जैसे कि सौ-मिलियन-मिलियन डॉलर के फाइटर जेट) में सबसिस्टम के रूप में पाए जाते हैं।

जहां तक ​​बैकएंड डिजिटल सिग्नल प्रोसेसिंग की बात है, तो यह एक काफी परिपक्व बाजार है जो पिछले कुछ दशकों में विकसित हुआ है। मुख्य लक्ष्य प्रसंस्करण घनत्व है: सबसे छोटी मात्रा में FLOPS की अधिकतम संख्या प्राप्त करना। आखिरकार, इस तरह के रडार का उपयोग अक्सर अंतरिक्ष-विवश अनुप्रयोगों में किया जाता है जैसे विमान। इसलिए, आपको कस्टम FPGAs और / या एकल-बोर्ड कंप्यूटर पर किए गए बहुत सारे प्रसंस्करण दिखाई देंगे, जिन्हें मानकीकृत चेसिस असेंबली (जैसे VPX या CompactPCI ) में कॉम्पैक्ट रूप से स्टैक किया जा सकता है ।

Comments

बहुत उपयोगी। धन्यवाद। हालाँकि, जो मेरे मन में था, वह एक सामान्य आरएफ प्रसंस्करण चैनल का उपयोग करके क्रमिक स्कैनिंग का था, जिसमें कई एंटीना तत्व एक आरएफ स्विच के माध्यम से जुड़े होते थे। मुझे लगता है कि सवाल यह होगा कि क्या एक ही बीमफॉर्मिंग प्रभाव प्राप्त किया जा सकता है जब व्यक्तिगत तत्व एक ही बिंदु पर समय पर उत्साहित नहीं होते हैं।

— user4673

Answer 2

ठीक है - मुझे लगता है कि मैं जिस तकनीक की तलाश कर रहा था वह सिंथेटिक एपर्चर के रूप में सिंथेटिक एपर्चर रडार (एसएआर) का निर्माण है। 'ट्रिक', सामान्य स्थिति में, जहाँ स्थैतिक लक्ष्य और राडार प्लेटफॉर्म शामिल होते हैं, संभवतः यह होगा कि सभी सार तत्व भौतिक रूप से पारंपरिक SAR के विपरीत मौजूद होंगे जहाँ प्लेटफ़ॉर्म गति का उपयोग वास्तव में बड़े एपर्चर को संश्लेषित करने के लिए किया जाता है। प्लेटफ़ॉर्म मोशन का अनुकरण करने के लिए RF स्विचिंग का उपयोग करते हुए, एसएआर डेटा को क्रमिक रूप से कैप्चर कर सकता है और वांछित प्रदर्शन यानी फाइन कोणीय रिज़ॉल्यूशन प्राप्त करने के लिए प्रसिद्ध एसएआर तकनीकों को लागू कर सकता है।

इस मामले में 'पकड़' एसएआर डेटा अधिग्रहण के लिए एक पूर्ण विकसित डिजिटल बीमफॉर्मर की तुलना में आवश्यक अतिरिक्त समय होगा। एक और यह है कि यह तकनीक बीमफॉर्मिंग-ऑन-प्राप्त-केवल परिदृश्यों के लिए मान्य हो सकती है।

Answer 3

जब तक आपके पास एक ग्राहक है जो एएसआईसी लागत का भुगतान करेगा, जो लगभग $ 25m एनआरई डिजाइन लागत है, तो आप सभी 20 फ्रंट छोर, एडीसी और डिजिटल बीमफॉर्मिंग एक CMOS चिप पर कहीं भी डीसी से 100GHz तक $ 20 के तहत आवर्ती कर सकते हैं। लागत