सबसे तेज़ जीपीआईओ बफर को अब तक 5.4MHz संबोधित किया जा सकता है, लेकिन 70kHz के आसपास सबसे अधिक पुस्तकालयों को संबोधित करते हुए: http://codeandlife.com/2012/07/03/benchmarking-raspberry-pi-gpio-speed/
PCIe कल्पना 100MHz (200MHz तक आवृत्ति समायोज्य) पर चलती है।
http://www.ni.com/white-paper/3767/en/
PCIe पर एक पिछड़े-संगत मोड को बाध्य करने और 33MHz पर पुरानी PCI आवृत्ति को कम करने का एक तरीका हो सकता है, जिसका अर्थ है कि व्यापक बफरिंग के साथ आवृत्ति रेंज में कुछ ओवरलैप हो सकता है। हालांकि, PCIe में GPIO की तुलना में बहुत व्यापक बिट चौड़ाई है, और ठीक से पता करने के लिए सॉफ़्टवेयर के बुनियादी ढांचे की एक बड़ी मात्रा की आवश्यकता होती है, जो कि Pi पर GPIO बस नहीं है। PCI और PCIe केवल इंटरफेस से अधिक हैं, वे अपने स्वयं के (जटिल) मध्यवर्ती संचार प्रोटोकॉल शामिल करते हैं, जिन्हें आपको किसी भी तरह अनुकरण करना होगा।
यह किया जा सकता है? निश्चित रूप से, उचित सॉफ्टवेयर / हार्डवेयर के साथ कुछ भी किया जा सकता है। कर्नेल-स्तरीय पुस्तकालयों को किसी भी चीज़ के बारे में ओवरराइड करने के लिए लिखा जा सकता है और किसी भी चीज़ के बारे में बफर।
क्या इसे किया जाना चाहिए? ठीक है, आप जो अनिवार्य रूप से करने की कोशिश कर रहे हैं वह धीमी पाई के साथ तेज वायरलेस / PCIe बस को इंटरफ़ेस करना है। यही कारण है कि पाई का यूएसबी बस पहले से ही करता है, और काफी अच्छी तरह से करता है, साथ ही यह मूल रूप से और पूरी तरह से समर्थित फैशन में करता है।
पीआई पर चल रहे पीसीआई / पीसीआई को पाने की कोशिश अनिवार्य रूप से पहिया को फिर से मजबूत करने की होगी, और यह बहुत कठिन काम कर रहा है। एक दिलचस्प शिक्षण अभ्यास हो सकता है, अगर आपके पास कुछ महीने हैं - यह ध्यान में रखते हुए कि यह संभव है कि आप एक दीवार को मारेंगे और किसी भी समय आगे बढ़ने में असमर्थ होंगे। मुझे एकतरफा लगता है। ;-)