वाष्पशील क्षेत्रों के कारणों ने शब्दार्थ हासिल कर लिया है । इसका मतलब यह है कि यह गारंटी है कि वाष्पशील चर से पढ़ी गई मेमोरी किसी भी निम्न मेमोरी रीडिंग से पहले होगी। यह कंपाइलर को पुन: व्यवस्थित करने से रोकता है, और यदि हार्डवेयर को इसकी आवश्यकता होती है (कमजोर रूप से सीपीयू का आदेश दिया जाता है), यह हार्डवेयर को फ्लश पढ़ने के बाद होने वाली किसी भी रीड को फ्लश करने के लिए एक विशेष निर्देश का उपयोग करेगा, लेकिन सट्टा जल्दी शुरू किया गया था, या सीपीयू कर सकता था। लोड अधिग्रहित करने और इसकी सेवानिवृत्ति के बीच किसी भी सट्टा लोड को रोकने से, उन्हें पहले स्थान पर जल्दी जारी होने से रोकें।
वाष्पशील क्षेत्रों के लेखन में विमोचन शब्द हैं । इसका मतलब यह है कि यह गारंटी दी जाती है कि किसी भी मेमोरी को वाष्पशील चर पर लिखने की गारंटी दी जाती है, जब तक कि पिछली सभी मेमोरी राइट्स अन्य प्रोसेसर के लिए दिखाई न दें।
निम्नलिखित उदाहरण पर विचार करें:
something.foo = new Thing();
यदि fooएक वर्ग में एक सदस्य चर है, और अन्य सीपीयू द्वारा संदर्भित ऑब्जेक्ट उदाहरण तक पहुंच है something, तो वे मूल्य fooपरिवर्तन को देख सकते हैं इससे पहले कि Thingनिर्माणकर्ता में लिखी गई मेमोरी विश्व स्तर पर दिखाई दे! यह वह है जो "कमजोर रूप से आदेशित स्मृति" का अर्थ है। यह तब भी हो सकता है जब कंपाइलर में स्टोर से पहले कंस्ट्रक्टर के सभी स्टोर हों foo। अगर fooहै volatileतो दुकान में fooरिलीज अर्थ विज्ञान होगा, और हार्डवेयर की गारंटी देता है लिखने से पहले राईट के सभी कि करने के लिए fooलिखने के लिए अनुमति देने से पहले अन्य प्रोसेसर के लिए दिखाई दे रहे हैं fooहोने के लिए।
यह कैसे संभव है कि fooलेखों को इतनी बुरी तरह से पुन: व्यवस्थित किया जा सके? यदि कैश लाइन होल्डिंग fooकैश में है, और कंस्ट्रक्टर में स्टोर कैश से चूक गए हैं, तो स्टोर के लिए यह संभव है कि कैश मिस को लिखने की तुलना में बहुत जल्द पूरा हो जाए।
इंटेल से (भयानक) इटेनियम वास्तुकला ने कमजोर रूप से स्मृति का आदेश दिया था। मूल XBox 360 में उपयोग किए गए प्रोसेसर ने कमजोर रूप से मेमोरी का आदेश दिया था। बहुत ही लोकप्रिय ARMv7-A सहित कई एआरएम प्रोसेसर ने कमजोर रूप से स्मृति का आदेश दिया है।
डेवलपर्स अक्सर इन डेटा दौड़ को नहीं देखते हैं क्योंकि ताले जैसी चीजें एक पूर्ण मेमोरी अवरोध करती हैं, अनिवार्य रूप से एक ही समय में सिमेंटिक्स का अधिग्रहण और जारी करना। लॉक के अंदर कोई लोड सट्टा नहीं लगाया जा सकता है इससे पहले कि लॉक हासिल कर लिया जाए, उन्हें देरी हो जाती है जब तक कि लॉक हासिल नहीं हो जाता। लॉक रिलीज़ होने पर किसी भी स्टोर में देरी नहीं की जा सकती है, लॉक जारी करने वाले निर्देश में देरी हो रही है जब तक कि लॉक के अंदर किए गए सभी लेखन वैश्विक रूप से दिखाई नहीं देते हैं।
एक अधिक पूर्ण उदाहरण "डबल-चेकिंग लॉकिंग" पैटर्न है। इस पैटर्न का उद्देश्य किसी वस्तु को प्रारंभिक रूप से आलसी करने के लिए हमेशा लॉक का अधिग्रहण करने से बचना है।
स्नैग्ड
public class MySingleton {
private static object myLock = new object();
private static volatile MySingleton mySingleton = null;
private MySingleton() {
}
public static MySingleton GetInstance() {
if (mySingleton == null) { // 1st check
lock (myLock) {
if (mySingleton == null) { // 2nd (double) check
mySingleton = new MySingleton();
// Write-release semantics are implicitly handled by marking
// mySingleton with 'volatile', which inserts the necessary memory
// barriers between the constructor call and the write to mySingleton.
// The barriers created by the lock are not sufficient because
// the object is made visible before the lock is released.
}
}
}
// The barriers created by the lock are not sufficient because not all threads
// will acquire the lock. A fence for read-acquire semantics is needed between
// the test of mySingleton (above) and the use of its contents. This fence
// is automatically inserted because mySingleton is marked as 'volatile'.
return mySingleton;
}
}
इस उदाहरण में, स्टोर में MySingletonस्टोर करने से पहले कंस्ट्रक्टर के स्टोर अन्य प्रोसेसर के लिए दृश्यमान नहीं हो सकते हैं mySingleton। यदि ऐसा होता है, तो अन्य धागे जो मायसिंगलटन पर नज़र रखते हैं, वे एक ताला का अधिग्रहण नहीं करेंगे और वे आवश्यक रूप से निर्माणकर्ता को राइट्स नहीं लेंगे।
volatileकैशिंग को कभी नहीं रोकता है। यह जो करता है वह उस आदेश की गारंटी देता है जिसमें अन्य प्रोसेसर "लिखते" लिखते हैं। एक स्टोर रिलीज़ एक स्टोर में देरी करेगा जब तक कि सभी लंबित राइट्स पूरे नहीं हो जाते हैं और एक बस चक्र जारी किया गया है ताकि अन्य प्रोसेसर को अपनी कैश लाइन को त्यागने / लिखने के लिए कहा जाए यदि वे संबंधित लाइनों को कैश करते हैं। एक लोड अधिग्रहण किसी भी अटकलें पढ़ता है, यह सुनिश्चित करेगा कि वे अतीत से बासी मान नहीं होंगे।