क्या कोई जानता है कि FPGA में कम पास फिल्टर के लिए वेरिलॉग कोड कैसे बनाया जाए? प्रोजेक्ट कहां से शुरू किया जाए, इसका मुझे कोई अंदाजा नहीं है। क्या कोई मदद कर सकता है?
इंजीनियरिंग में आपका स्वागत है! यह एक " होमवर्क प्रश्न " की तरह दिखता है (भले ही यह होमवर्क न हो)। इस साइट में ऐसे सवालों के जवाब देने के लिए, हमें आपकी सटीक समस्या का वर्णन करते हुए विवरण जोड़ना होगा। आपने इसे स्वयं हल करने का क्या प्रयास किया है? कृपया इस जानकारी को शामिल करने के लिए अपने प्रश्न को संपादित करें।
—
वसाबी
मुझे जरूरत है कि एक रेफरेंस फ़्रीक्वेंसी वाली दो क्लॉक एक हों और दूसरी क्लॉक जो इनपुट के रूप में काम करती है जो फ़्रीक्वेंसी को 50 मेगाहर्ट्ज से 100 एमएचज़ तक बदल सकती है। जब भी हम फ़्रीक्वेंसी को कम से कम 50 मेगाहर्ट्ज़ तक बदलते हैं, तो वेव कम पास फिल्टर से गुजरती हैं। लेकिन मुझे पता नहीं है कि इसे वेरिलोग में कैसे कोड करना है। क्या आप कृपया मेरी मदद कर सकते हैं ot?
—
रोजी