मेरे FETs के कैपेसिटर रिंगिंग / डिस्टॉर्शन को कम से कम क्यों करते हैं?

Question

मैं H-Bridge पर आधारित 24V से 350V DC-DC कन्वर्टर डिजाइन कर रहा हूं। बिजली की आवश्यकता 500W है और सर्किट 20KHz पर संचालित होता है। डिजाइन काफी अच्छी तरह से काम करता है और मैंने 200W लोड पर लगभग 90% दक्षता हासिल की है। सर्किट के साथ मुख्य मुद्दा बज रहा है। ट्रांसफार्मर एच-ब्रिज से जुड़ा होने पर वेवफॉर्म / रिंग विकृत करता है। ट्रांसफार्मर के बिना वेवफॉर्म बेहद साफ हैं, यहां तक ​​कि लोड के तहत भी। नीचे चित्र ट्रांसफार्मर से जुड़े तरंगों को दिखाता है लेकिन बिना किसी लोड के।

मैंने पाया कि मेरे सभी FET में संधारित्र जोड़ने से विकृति को गंभीर रूप से कम करने में मदद मिली। यहां मेरे ओ-स्कोप से एक चित्र यह प्रदर्शित करता है (बाएं लोड के बिना है, दायां 200 डब्ल्यू प्रतिरोधक भार के साथ है)। ध्यान दें कि ट्रांसफार्मर से आउटपुट को एक पूर्ण-पुल रेक्टिफायर के साथ ठीक किया जाता है और संधारित्र द्वारा चिकना किया जाता है:

तो मेरा सवाल है: क्यों मेरे FETs के कैपेसिटर विरूपण को कम कर रहे हैं? सर्किट में क्या हो रहा है? मैंने शुरू में FETs में एक RC स्नबर जोड़ा लेकिन प्रतिरोधों और बस संधारित्र के बिना सर्किट बहुत बेहतर काम करता है!

यहां योजनाबद्ध और लेआउट की एक तस्वीर है:

Answer 1

मुझे पूरी तरह से यकीन नहीं है कि कौन सी तस्वीर किस कॉन्फ़िगरेशन के लिए है लेकिन कैपेसिटर को जोड़ना एक अच्छा विचार नहीं है क्योंकि वे आपके स्विचिंग सर्किट की दक्षता कम कर देंगे। ट्रांसफार्मर रिंगिंग का उत्पादन करता है क्योंकि यह आगमनात्मक है और इसमें स्व समाई है - एक साथ, जब FET स्विच आप एक गुंजयमान ट्यून सर्किट प्राप्त करेंगे और रिंगिंग घटित होगा।

मैं आपके ट्रांसफ़ॉर्मर को बेहतर बनाने की कोशिश के अलावा कुछ नहीं करूँगा। शायद आपको इसका विवरण देना चाहिए। ऐसे अन्य प्रभाव भी होते हैं, जो आपके ओ-स्कोप अर्थ बिंदु को आपके माप बिंदु के निकट न होने और स्विचिंग धाराओं से उस लूप में एक प्रेरित वोल्टेज प्राप्त करने के कारण उत्पन्न हो सकते हैं। यह आमतौर पर होता है। सुनिश्चित करें कि आपकी माप तकनीक ध्वनि है।