मैग्नेटिक्स के बिना दो ईथरनेट PHY कनेक्ट करना?

Question

एक अस्थायी (अस्थायी) नए डिजाइन में, मैं LAN8270a के समान दो 100 Mbit / s ईथरनेट PHY कनेक्ट करना चाहता हूं , एक ही ग्राउंड प्लेन (लेकिन अलग-अलग बिजली की आपूर्ति) के साथ एक ही PCB पर कुछ इंच अलग हो जाता है। मेरे पास मेरे PHY में से एक का विकल्प है, लेकिन दूसरे को ईथरनेट IC (शायद गिगाबिट में लेकिन 100 Mbit / s मोड में इस्तेमाल किया गया) के रूप में एक असमान-अनिर्दिष्ट PCIe में एम्बेड किया गया है, और यह महत्वपूर्ण है कि यह PHY थिंक है। bona ने 100 Mbit / s ईथरनेट कनेक्शन भरा।

मैं निम्नलिखित का उपयोग कर सकता हूं

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

लेकिन मैं मैग्नेटिक्स के बिना उसी को प्राप्त करना चाहूंगा, ताकि लागत पर बचत हो सके, सिरदर्द की खरीद हो सके, और यदि संभव हो तो बिजली की खपत हो।

मैं एक RC नेटवर्क की कल्पना कर सकता हूं, शायद इस एपनोट में जितना सरल है, उतना ही प्रश्न के लिए धन्यवाद ; या शायद क्षीणन और लोपास के साथ इंजीनियर, लेकिन यह इस तथ्य का अनुकरण नहीं करेगा कि वास्तविक मैग्नेटिक्स के साथ, जब TX1P पर एक नकारात्मक पल्स होता है, तो TX1M और RX2M पर एक सकारात्मक पल्स होता है। मैं इस बारे में अनिश्चित हूं कि क्या कुछ PHYs को सामान्य रूप से काम करने से रोका जाएगा।

यह सुझाव देने के लिए कि क्या कोई आश्वस्त है कि व्यावहारिक रूप से आसपास के किसी भी PHY के लिए काम करेगा?

Comments

बहुत कम से कम, आप दिखाए गए सर्किट से प्रत्येक पथ में एक ट्रांसफार्मर को समाप्त कर सकते हैं। 1: 1 ईथरनेट ट्रांसफार्मर हैं जिनके दोनों किनारों पर केंद्र नल हैं।

— ओलिन लेट्रोप

@ ओलिन लेट्रोप: राइट। काश मुझे भी सर्किटलैब में ऐसा ट्रांसफार्मर मिल जाता!

— fgrieu

ध्यान दें कि ईथरनेट में 1 मीटर की दूरी बंदरगाहों (मानक PHYs के लिए) के बीच न्यूनतम दूरी के रूप में अपेक्षित है और आपको विद्युत समतुल्य दूरी प्राप्त करने के लिए इंटरकनेक्ट को कैपेसिटिव लोड करने की आवश्यकता हो सकती है। यह मुझे कुछ साल पहले एक परियोजना पर है।

— पीटर स्मिथ

Answer 1

आप ट्रांसफ़ॉर्मलेस / मैग्नेटिक-कम ईथरनेट एप्लीकेशन के बारे में इन एप्लिकेशन नोट्स से दिलचस्पी ले सकते हैं

• इंटेल AP-438: http://www.intel.com/content/dam/doc/application-note/8255x-fast-ethernet-controllers-without-magnetics-appl-note.pdf

• TI AN-1519: http://www.ti.com/lit/an/snla088a/snla088a.pdf

वे दोनों एक ट्रांसफार्मर पर संधारित्र के साथ एक पीसीबी पर ट्रांसफॉर्मरलेस ऑपरेशन का एक उदाहरण है। ऐसे मामले में जहां आप कनेक्टर के दोनों तरफ नियंत्रण करते हैं, लाइन पर केवल एक कैपेसिटर को माउंट किया जा सकता है। लेकिन यदि आप केवल एक पक्ष को नियंत्रित करते हैं तो आपको एक संधारित्र दो लगाने होंगे, यदि दूसरे पक्ष के पास कुछ भी नहीं है या ट्रांसफार्मर नहीं है।

मुझे 1000Base-KX बैकप्लेन कनेक्शन पर काम करना था, और इसकी समस्या यह है कि यह मानक बहुत अच्छी तरह से ज्ञात नहीं है और आपको इसे लागू करने में कठिनाई हो सकती है, इसके बारे में जानकारी हो सकती है, आदि।

मेरे मामले में मुझे संकेत का निरीक्षण करने के लिए एक आस्टसीलस्कप पैटर्न की आवश्यकता थी। आस्टसीलस्कप कंपनी को कुछ ईमेल और कुछ फोन कॉल के बाद मैंने उन्हें समझा था कि मैं 1000Base-KX के बारे में बात कर रहा हूं न कि 1000Base-CX (Coax पर ईथरनेट)।

जब 1000GBase-KX 10GBase-KX बनाया गया था, तो IEEE802.3 में "रेट्रो-कार्यान्वित" किया गया था। तो 1000Base-KX एक मानक है जो 10G से प्राप्त होता है और गीगाबाइट मानकों को अपनाने के बाद आधिकारिक तौर पर IEEE मानक वर्ष बन जाता है।

इसके अलावा 1000Base-KX को केवल 2 जोड़े (पूर्ण-द्वैध) की आवश्यकता है, लेकिन ऑपरेटिंग आवृत्ति लगभग 1Ghz है जिसमें सिग्नल अखंडता मुद्दे शामिल हैं जहां 1000Base-T और 100Base-T (X) 125MHz पर रहता है।

Comments

तथ्य यह है कि ट्रांसफॉर्मलेस एप्लिकेशन काफी दुर्लभ है और बहुत अच्छी तरह से प्रलेखित नहीं है। प्रत्येक विक्रेता का अपना कार्यान्वयन होता है, क्योंकि ये AN इसे दिखाते हैं। आपको एक PHY ढूंढनी चाहिए जो इसके PHY से निकटता से संबंधित हो और IC विक्रेता से ट्रांसफ़ॉर्मर रहित एप्लिकेशन के बारे में पता कर सके। लेकिन जानकारी के बिना, सबसे अच्छी बात विभिन्न संधारित्र मूल्यों और प्रतिरोधों के साथ व्यावहारिक कार्यान्वयन और परीक्षण होंगे।

— zeqL

स्पॉट-ऑन संदर्भ! ध्यान दें: मुझे डर है कि इंटेल AP-438 चित्रा 1 पूरी तरह से PHY के साथ काम नहीं कर सकता है, क्योंकि डीसी बायपासिंग को मौलिक रूप से संशोधित करने के लिए Vcc में TX लाइनों का कोई पुल-अप नहीं है। टीआई AN-1519 चित्रा 5 में डीसी पूर्वाग्रह ( टीएक्स और आरएक्स दोनों पर ) है, और (चित्रा 10 सी के साथ संयुक्त) से मेरी आवश्यकताओं के फिट होने की संभावना है; मूल रूप से ट्रांसमीटर (एस) को 4 कैप के साथ बदल दिया जाता है। [सुधार के साथ repost]

— fgrieu

हालांकि मैं मानता हूं कि "ट्रांसफ़ॉर्मलेस" ऑपरेशन कम मानकीकृत / प्रलेखित होना चाहिए, क्योंकि यह इन दिनों (शायद सभी ब्लेड सिस्टम के साथ) हो, शायद यह एटीसीए / यूटीसीए आधारित औद्योगिक गियर या एक यादृच्छिक डेल / एचपी / व्हिवर ब्लेड सर्वर हो रैक)।

— ओकाद

Answer 2

आपको वास्तव में PHY की एक अलग किस्म की आवश्यकता है, जिसे "बैकप्लेन फ़े" कहा जाता है। वे विशेष रूप से पीसीबी निशान पर कैपेसिटिव कपलिंग के साथ काम करने के लिए डिज़ाइन किए गए हैं।

संबंधित मानक को 802.3ap कहा जाता है। यहाँ एक अच्छा अवलोकन है: ftp://ftp.t10.org/t10/document.05/05-2-2rr1.pdf

कई आधुनिक PHYs को 1000Base-KX मोड में थोडा विन्यास ट्विकिंग के माध्यम से डाला जा सकता है।

उपरोक्त विविधता के एक लंबे समय तक चलने और लोकप्रिय PHY, जो प्रायः सभी प्रकार के विस्तार बोर्डों पर पाए जा सकते हैं, Marvel 88E1145: http://www.marvell.com/transceivers/assets/Marvell-Alaska-Quad-88E1141-45-45 GbE.pdf

कई एकीकृत ईथरनेट नियंत्रक ऑपरेशन के इस मोड का समर्थन करते हैं (उदाहरण के रूप में इंटेल): http://www.intel.com/content/dam/doc/application-note/82545-82546-82571-82572-631xesb-632xesb-gbe -controllers-SerDes डिजाइन-Appl-note.pdf

Comments

संकेत के लिए धन्यवाद। मेरा उपयोग मामला एक PCIe बोर्ड है जो 100% वेनिला ईथरनेट बोर्ड के रूप में प्रकट होता है, इस उद्देश्य के साथ कि अधिकांश OS में बंडल किए गए ड्राइवर इसे बिना परिवर्तन के पहचान लेंगे; इस प्रकार मुझे नियमित रूप से 100BASE-TX का उपयोग करना पड़ता है, उस PHY में रजिस्टर करने का कोई तरीका नहीं।

— fgrieu

मुझसे गलती हो सकती है लेकिन मुझे लगता है कि कई आम ईथरनेट कंट्रोलर इसे सेट करने के लिए होस्ट पर भरोसा करने के बजाय एक आकर्षित EEPROM से अपने कॉन्फ़िगरेशन को लोड कर सकते हैं।

— पीटर ग्रीन

Answer 3

ट्रांसफॉर्मर आरजे 45 ईथरनेट लाइन पर प्रतिबाधा मैच में मदद करने के लिए हैं, इसलिए यदि आप आश्वस्त हैं कि प्रतिबाधा मैच आप दसियों फीट के लिए भी ठीक होंगे।

छोटे अक्षर

ट्रांसफॉर्मर भी सिलिकॉन को लाइन की गड़बड़ी से बचाते हैं जो अन्यथा सिलिकॉन को मार सकते हैं इसलिए इसके बारे में जागरूक रहें। वे गैल्वेनिक रूप से दो प्रणालियों को अलग करते हैं और पृथ्वी के छोरों को पारित होने वाली धाराओं को रोकते हैं जो खराब डेटा गुणवत्ता का कारण बन सकते हैं। आपको कनेक्शन पर डीसी स्तर रखने की आवश्यकता नहीं है (बशर्ते कि आमतौर पर एक ट्रांसफॉर्मर सेंटर-टैप के माध्यम से दोहन किया जाता है) और आपके पास दोनों सिस्टम जुड़े हुए हों, जिससे यह काम करना चाहिए। डेटशीट पढ़ें।

Comments

मैं असंतुलित कोष्ठक के अतीत को नहीं पढ़ सकता ...

— शमूएल

@ शमूएल - क्या यह ठीक है यार - मेरे पास एक अतिरिक्त ब्रैकेट था !!

— एंडी उर्फ

वह वाक्य संकलन नहीं था।

— शमूएल

@ शमूएल एलओएल - यह आईई पर ठीक दिखा

— एंडी उर्फ

Answer 4

ईथर यह सुनिश्चित करने के लिए विभिन्न प्रकार के लाइन कोड का उपयोग करता है कि प्रेषित डेटा डीसी संतुलित है। 4b / 5b लाइन कोड है जिसका उपयोग 100 Mbit ईथरनेट में किया जाता है, और फिर इसे MLT-3 एन्कोडिंग के साथ प्रसारित किया जाता है। 4b / 5b कोड उन लोगों की संख्या को कैप करता है, जिन्हें आप एक पंक्ति में प्राप्त कर सकते हैं। फिर MLT-3 तीन अलग-अलग वोल्टेज स्तरों, -1, 0 और +1 को प्रसारित करता है। एक संक्रमण 1 का प्रतिनिधित्व करता है और कोई संक्रमण शून्य का प्रतिनिधित्व नहीं करता है। तो इससे कोई फर्क नहीं पड़ता कि रेखा उलटी है या नहीं क्योंकि संक्रमण जानकारी ले जाते हैं, न कि स्तर। अब, यह संभव है कि कुछ PHY चिप्स ट्रांसफ़ॉर्म नहीं होने वाली कुछ चीज़ों को ड्राइव करने में सक्षम नहीं होंगे, इसलिए आपको कनेक्ट होने के तरीके के आधार पर वहां समस्या हो सकती है। मुझे लगता है कि यह केवल एक समस्या होगी यदि पुश-पुल के बजाय ouputs खुले कलेक्टर हैं। आप एक ट्रांसफार्मर के साथ दूर होने में सक्षम होना चाहिए, यद्यपि।