उच्च गति तुलनित्र महंगे हैं और गति वही है जो FPGAs बहुत अच्छी है। दूसरी ओर, FPGAs (मेरे मामले में: XC3S400) ने प्रत्येक बैंक में विभेदक पिनों को जोड़ा है कि उनके वोल्टेज की तुलना की जाती है (कम से कम मुझे ऐसा लगता है!)। उनके पास एकल समाप्त मानकों के लिए Vref भी है जो एक तुलनित्र के रूप में कार्य कर सकता है।
मैं जानना चाहता हूं कि क्या मैं एक डिफरेंशियल I / O पेयर पिन का इस्तेमाल कंपैन्डर के रूप में कर सकता हूं- और अगर ऐसा है तो मुझे यह कैसे करना चाहिए (क्या मुझे एक vref कनेक्ट करना चाहिए और सिंगल एंडेड मानकों का उपयोग करना चाहिए या केवल I / O पिंस के लिए दो वोल्टेज कनेक्ट करना चाहिए ?)
संस्करण: मैं यह कोशिश की और उत्कृष्ट काम करता है !!!
यदि आप प्रलेखित वोल्टेज की सीमा के भीतर रहते हैं, तो इसे फैशन के बाद काम करना चाहिए - सटीकता 1mv की तुलना में 50-100mv अधिक हो सकती है। आपको कितनी सटीक जरूरत है?
—
ब्रायन ड्रमंड बाद
@BrianDrummond परिशुद्धता एक बड़ी चिंता का विषय नहीं है, बस साइन स्तर को तर्क स्तर वर्ग तरंग में परिवर्तित करना।
—
अगस्त
@ अब, यह है कि दुनिया में सभी एडीसी कैसे काम करते हैं!
—
फरहाद