BJT एम्पलीफायर की डिजाइनिंग ने कुछ अड़चनें दीं

Question

मैं इस मॉडल का अनुसरण करते हुए BJT एम्पलीफायर डिजाइन करने की कोशिश कर रहा हूं:

जहां बीटा पैरामीटर 100 से 800 तक भिन्न हो सकता है, आधार और उत्सर्जक के बीच वोल्टेज 0.6V (सक्रिय मोड), बराबर होता है$V_t = 25 mV$ और प्रारंभिक प्रभाव को किया जा सकता है।

यह भी माना जा सकता है कि बाईपास कैपेसिटर बस एसी के लिए शॉर्ट सर्किट और डीसी के लिए ओपन सर्किट के रूप में कार्य करते हैं।

तीन बाधाएँ हैं:

• स्टैटिक पॉवर डिस्चार्ज <25mW;
• 6Vpp का आउटपुट सिग्नल स्विंग
• बीटा में किसी भी भिन्नता के लिए कलेक्टर करंट में 5% की अधिकतम त्रुटि

मैं यह दिखाने में सक्षम हूं कि कलेक्टर और एमिटर के बीच वोल्टेज 3.2V (सिग्नल स्विंग की जानकारी का उपयोग करके) होगा, लेकिन मुझे नहीं पता कि आगे क्या करना है।

संपादित करें:

गणना जो नेतृत्व करती है :$V_{CE} = 3.2V$

आउटपुट सिग्नल स्विंग की उपज है कि ऊपरी सीमा + 3 वी और निचली सीमा -3 वी होगी। एम्पलीफायर या तो कटऑफ या संतृप्त होगा। इसके अलावा, सर्किट एक रैखिक प्रणाली है जिसका अर्थ है कि सुपरपोजिशन प्रमेय का उपयोग किया जा सकता है। किसी भी नोड पर, वोल्टेज ध्रुवीकरण (डीसी) वोल्टेज और सिग्नल (एसी) वोल्टेज का योग होगा। तो, सिग्नल स्विंग का उपयोग करना और सममित आउटपुट ( और को कोलेट्टर और एमिटर पर ध्रुवीकरण वोल्टेज हैं) का उपयोग करना:$V_C$$V_E$

$V_{cmax} = V_C + 3V = V_C + v_{omax} = V_C + I_C * R_C//R_L\\ V_{cmin} = V_C - 3V$

पहले समीकरण का कहना है कि (कटऑफ हालत, कोई मौजूदा ट्रांजिस्टर में प्रवेश; मैं आर सी = मैं आर एल ) और (मान दूसरे समीकरण के साथ काम कर कि न्यूनतम कलेक्टर वोल्टेज है वी E + 0.2 V जो संतृप्ति की ओर जाता है):$I_C * R_C//R_L = 3V$$i_{R_C} = i_{R_L}$$V_E + 0.2V$

$V_{cmin} = V_C - 3V = V_E + 0.2V \rightarrow V_C - V_E = 3V + 0.2V \rightarrow V_{CE} = 3.2V$

Comments

इसके बाद, आप इस चीज़ का अनुकरण करते हैं और जब तक आपको मनचाहा व्यवहार नहीं मिल जाता है, तब तक मूल्यों के साथ खेलते हैं।

— कज़

क्या आपके प्रशिक्षक ने इसे हल करने के लिए कुछ समीकरण और एक प्रक्रिया प्रदान नहीं की है? क्या कोई वैचारिक मुद्दा है जिससे आप जूझ रहे हैं?

— जो हस

गणना दिखाएं जो कृपया ले गया। $V_{CE}=3.2V$

— वासली

लिए गणना को जोड़ा गया । मेरे प्रशिक्षक ने ट्रांजिस्टर सर्किट का विश्लेषण करने के लिए समीकरणों और मॉडलों का उपयोग किया, लेकिन इस तरह की समस्या को हल करने के लिए बिल्कुल नहीं। मैं इसे अनुकरण करने वाला नहीं हूँ। $V_{CE} = 3.2V$

— थियागो

Answer 1

सबसे पहले, विनिर्देशों को बाधा समीकरणों में अनुवाद करें।

स्थैतिक बिजली अपव्यय के लिए:

मान लें, अब के लिए, कि सबसे खराब स्थिति के लिए 10 β=100।$I_{R2} \ge 10 \cdot I_B = \dfrac{I_C}{10}$$\beta = 100$

आपूर्ति वर्तमान तब है:

$I_{PS} = I_C + 11 \cdot I_B = 1.11 \cdot I_C$

स्थिर विद्युत बाधा तब बन जाती है:

$\rightarrow I_C < \dfrac{25mW}{1.11 \cdot 10V} = 2.25mA$

पूर्वाग्रह समीकरण:

BJT पूर्वाग्रह समीकरण है:

$I_C = \dfrac{V_{BB} - V_{EE} - V_{BE}}{\frac{R_{BB}}{\beta} + \frac{R_{EE}}{\alpha}}$

इस सर्किट के लिए, हमारे पास:

$V_{BB} = 10V \dfrac{R_2}{R_1 + R_2}$

$V_{EE} = 0V$

$V_{BE} = 0.6V$

$R_{BB} = R_1||R_2$

$R_{EE} = R_E$

तो, इस सर्किट के लिए पूर्वाग्रह समीकरण है:

$I_C = \dfrac{10V \frac{R_2}{R_1 + R_2} - 0.6V}{\frac{R_1||R_2}{\beta} + \frac{R_E}{\alpha}}$

$I_C$$100 \le \beta \le 800$

$\rightarrow R_E > 0.165 \cdot R_1||R_2$

आउटपुट स्विंग:

सकारात्मक कतरन स्तर को दिखाया जा सकता है :

$v^+_O = 3V = I_C \cdot R_C||R_L$

नकारात्मक क्लिपिंग स्तर के बारे में दिखाया जा सकता है:

$v^-_O = -3V = I_C(R_C + R_E) - 9.8V \rightarrow 6.8V = I_C(R_E + R_C)$

यह सब एक साथ रखें:

$I_C = 1mA$

$R_C||10k\Omega = 3k\Omega \rightarrow R_C = 4.3k\Omega$

$R_E + R_C = 6.8k\Omega \rightarrow R_E = 2.5k\Omega$

$V_E = 2.5V$$V_B = 3.1V$

फिर,

$R_2 = \dfrac{V_B}{10 \cdot I_B} = \dfrac{3.1V}{100\mu A} = 31k\Omega$

$R_1 = \dfrac{10 - V_B}{11 \cdot I_B} = \dfrac{6.9}{110\mu A} = 62.7k\Omega$

अब, जाँच करें

$0.165 \cdot R_1||R_2 = 3.42k \Omega > R_E$

इसलिए, यह पूर्वाग्रह स्थिरता बाधा समीकरण को पूरा नहीं करता है जिसे हमने पहले स्थापित किया था।

$I_C$

$I_C < 2.25mA$$I_{R2} = 20 \cdot I_B$

---

$I_C$$2mA$

डीसी समाधान:

500mV 1kHz साइन वेव के साथ एम्पलीफायर चलाना:

$I_C$$\beta$

Comments

$R_E$$R_3$

$R_E$ $I_E R_E$

डीसी वोल्टेज हाँ, लेकिन वोल्टेज स्विंग के संबंध में आपका मतलब एसी वोल्टेज है, नहीं?

— वसीली

$v^-_O = (I_E R_E) + V_{CEsat} - (V^+ - I_C R_C)$ दाईं ओर पहला शब्द एमिटर बाईपास संधारित्र में डीसी वोल्टेज है। दाईं ओर का अंतिम पद आउटपुट कपलिंग कैपेसिटर के पार डीसी वोल्टेज है। क्लिपिंग स्तर की गणना के लिए, यह माना जाता है कि युग्मन कैपेसिटर को बैटरी द्वारा प्रतिस्थापित किया जा सकता है, अर्थात, वे एक डीसी वोल्टेज के साथ एसी शॉर्ट सर्किट हैं।

— अल्फ्रेड सेंटॉरी

मुझे आपकी बात याद आ रही है। मैं इसे बाद में फिर से पढ़ने की कोशिश करूंगा - शायद तब मैं समझ पाऊंगा। Thx

— वासिली

Answer 2

चूंकि यह एक अकादमिक कार्य है, इसलिए मैं आपको पूर्ण उत्तर के बजाय कुछ मार्गदर्शन देता हूं।

प्रश्न में एम्पलीफायर आम एमिटर एम्पलीफायर है। आप एक संक्षिप्त अवलोकन और इस एम्पलीफायर के लिए बुनियादी समीकरणों पा सकते हैं यहाँ ।

अब, देखते हैं कि सभी बाधाओं को पूरा करने के लिए आपको क्या देखना चाहिए।

स्थैतिक बिजली अपव्यय:

$R_1$$R_2$

$$(\beta +1)R_E >> R_1||R_2$$

यदि उपरोक्त बाधा संतुष्ट है, तो आप बेस टर्मिनल पर वोल्टेज का मूल्य जानते हैं। एमिटर के वोल्टेज की गणना सीधी है।

इन प्रतिरोधों का मान कभी-कभी इस वोल्टेज विभक्त द्वारा खींची जाने वाली स्थैतिक शक्ति के नगण्य होने के लिए पर्याप्त होगा। मेरा मानना ​​है कि यह स्थिति इस विन्यास में निहित है, हालांकि यदि आप इस धारणा को बनाते हैं तो आपको प्रश्न को हल करने के बाद इसकी वैधता की जांच करनी चाहिए।

अतिरिक्त डीसी वर्तमान पथ है:

$$power supply \rightarrow R_C \rightarrow Q_1 \rightarrow R_E \rightarrow gnd$$

$P=IV$$R_C$$R_E$

दोनों योगदानों को एक साथ जोड़ें।

आउटपुट वोल्टेज स्विंग:

आपको यह सुनिश्चित करना होगा कि आउटपुट वोल्टेज 6Vpp को दोलन कर सकता है। इस आवश्यकता के बाद कलेक्टर के डीसी वोल्टेज पर सबसे सरल बाधाएं हैं:

$$V_C>V_{E}+V_{BE}+\frac{Vpp}{2}$$

$$and$$

$$V_C<V_{CC}-\frac{Vpp}{2}$$

$V_{BE}$

$V_{CE}$

$\beta$

$\beta$

$\beta$

सारांश:

यह बहुत ही रोचक और जटिल समस्या है। मुझे यकीन नहीं है कि एक विश्लेषणात्मक विधि है जो सभी बाधाओं को पूरी तरह से संतुष्ट करने की अनुमति देती है। एक के बाद एक उन्हें संतुष्ट करने से शुरू करें, और जब आप एक मृत अंत का सामना करते हैं तो वापस पैरामीटर प्राप्त करें और बदल दें। मेरा मानना ​​है कि आपको 2-3 पुनरावृत्तियों के बाद किया जाएगा, हालांकि मैंने स्वयं प्रश्न हल नहीं किया।

सौभाग्य

Comments

@Vasily, बाधा डीसी कलेक्टर वर्तमान की भिन्नता पर है।

— अल्फ्रेड सेंटॉरी