सभी जगह LPC21xx के पिनआउट क्यों हैं?


10

मैं एक रोबोटिक्स कंपनी में विंटर इंटर्न के रूप में काम कर रहा हूं। मेरा काम लीड एम्बेडेड डेवलपर की सहायता करना है ... जो भी वह मेरी सहायता चाहता है।

लगभग एक सप्ताह पहले, मुझे उस पर LPC2148 के साथ एक NXP ब्लूबोर्ड सौंपा गया था। यद्यपि मुझे अधिक प्रसंस्करण शक्ति पसंद थी (ATmega32s की तुलना में मैं काम कर रहा था), मुझे ARM7 आधारित नियंत्रक के बारे में कुछ बहुत अजीब लगा। अगर आप यहां पिनआउट देखेंगे

LPC2148 पिनआउट

आप देखेंगे कि पोर्ट पिन सभी जगह हैं। AVR सीरीज़ में सब कुछ एक साथ सभी पोर्ट पिनों के साथ सफाई से व्यवस्थित किया जाता है। LPC21xx में ऐसा क्यों नहीं है? मुझे कोई तर्क नहीं मिल रहा है, वे पिन नंबर या कार्यक्षमता के आधार पर व्यवस्थित नहीं हैं (जैसे सभी जेटीजी पिन एक साथ)। ऐसा लगता है कि डिजाइनरों ने बस एक यादृच्छिक रूप में पिनों को ढेर कर दिया।

क्या कोई शरीर इसके पीछे का कारण बता सकता है?


जबरदस्त हंसी! मैंने हाल ही में एक समान मुद्दे के साथ एक LPC2478 का उपयोग किया है। मैंने एसडीआरएएम परिधीय का उपयोग किया था, जिसका शाब्दिक रूप से क्वाड-पैक के पूरे परिधीय के आसपास पिन था। यह बराबर लाइन की लंबाई को दुःस्वप्न बनाए रखता है। मेरा एकमात्र अनुमान है कि उनके लिए इस तरह से निर्माण करना आसान है।
bt2

मैं हाल ही में बहुत से पोर्टिंग कर रहा हूं (atmega32 से lpc2148) और एक एलसीडी को lpc चलाने के लिए कोड पोर्ट करना पड़ा। अब atmega32 पर यह सिर्फ दो पोर्ट (इसकी 16-बिट डेटा बस) का उपयोग करता है। इसलिए मुझे लगा कि मैं FIO1 को केवल दो शब्दों (FIO1DIR2 आदि) के साथ एक्सेस करूंगा, लेकिन मेरे आतंक के लिए मुझे पुरुष हेडर का उपयोग करने के बजाय तारों को मिला देना चाहिए क्योंकि सभी पिन एक साथ नहीं हैं।
रिक_2047 16:24

3
अच्छी खबर: वे ऐसा नहीं करते हैं कि आप को परेशान करें। :-)
स्टीवन्वह

जवाबों:


7

यह निश्चित रूप से एक परिणाम होगा कि चिप को आंतरिक रूप से कैसे स्थापित किया जाता है, इस तथ्य के साथ संयुक्त कि यह व्यापक बसों आदि बनाने के लिए लगातार IO पिन के ब्लॉक की आवश्यकता के लिए माइक्रोकंट्रोलर अनुप्रयोगों पर काफी दुर्लभ है, इसलिए एक साथ समूह बनाना एक उच्च प्राथमिकता नहीं है और अतिरिक्त सिलिकॉन क्षेत्र पर खर्च करने के लायक नहीं है। बेशक यह तर्क बाहरी बस इंटरफेस के साथ भागों पर कुछ हद तक टूट जाता है, लेआउट बना रहा है, विशेष रूप से QFPs के साथ एक बुरा सपना है, लेकिन वॉल्यूम उपयोगकर्ता शायद अंतरिक्ष को बचाने के लिए वैसे भी BGAs का उपयोग कर रहे हैं - मैंने हमेशा सोचा है कि 208QFPs थोड़ा हास्यास्पद लग रहा है .. !


क्षमा को क्षमा करें, एक BGA क्या है?
मार्क हैरिसन

@ मर्क हैरिसन, बॉल ग्रिड एरे, नो पिंस, सोल्डर बॉल्स की सिर्फ एक सरणी, आमतौर पर बहुत अधिक घनत्व (किसी चीज पर 121+ पिन, जो 44 या 64 पिन होगा) पर विचार करें, लेकिन लेआउट और डिजाइन के लिए एक बुरा सपना।
थॉमस ओ

11

पिनआउट्स जिस तरह से हैं, उसके कई कारण हैं।

सबसे पहले निपटने के लिए सबसे आसान बिजली / जमीन पिन है। उन्नत चिप्स इंडक्शन को कम करने और सिग्नल के "लूप एरिया" को कम करने के साथ-साथ सिग्नल रिटर्न पथ को कम करने के लिए अपनी पावर / ग्राउंड पिन की व्यवस्था करेंगे। यह सिग्नल की गुणवत्ता में सुधार करेगा और EMI / RFI को कम करेगा। शक्ति / आधार के लिए आप जो सबसे बुरा काम कर सकते हैं, वह वही है जो मूल 74xxx श्रृंखला के हिस्सों पर किया गया था जिसमें एक कोने पर बिजली और दूसरे पर जमीन थी। Xilinx के पास उनके "विरल शेवरॉन" व्यवस्था पर एक श्वेत पत्र है जो दिलचस्प है। यदि आप उनकी वेब साइट पर खोज करते हैं, तो उनके पास बहुत से अन्य कागजात और प्रस्तुतियाँ हैं जो वास्तविक मापा परिणामों और सामानों के बारे में बात कर रहे हैं। अन्य कंपनियों ने सभी प्रचार और प्रलेखन के बिना समान काम किया है।

MCU के लिए जहां अधिकांश पिन उपयोगकर्ता कॉन्फ़िगर करने योग्य हैं, वहां वास्तव में पिनआउट्स (पावर / मैदान को छोड़कर) करने के लिए एक अच्छा या बुरा तरीका नहीं है। यह लगभग गारंटी है कि वे जो भी करते हैं, वह गलत होगा। यह बहुत पसंद है कि हम पत्नी के लिए एक ड्रेस खरीदे- कोई बात नहीं, यह गलत आकार, स्टाइल, रंग, फिट आदि होगा। आप या तो अलग-अलग GPIO पिन का उपयोग करके या रचनात्मक PCB द्वारा सॉफ्टवेयर में भरपाई कर सकते हैं। अनुमार्गण, या बिना किसी रूकावट के पीसीबी अनुमार्गण (उर्फ सिर्फ और अधिक परतें जोड़ना)।

एक और संभावना यह है कि पीसीबी को न्यूनतम परतों पर रूट करने के लिए पिनआउट को अनुकूलित किया गया है, लेकिन आप इसे नहीं देख रहे हैं। उदाहरण के लिए, CPU के लिए एक विशिष्ट चिपसेट (या RAM) से कनेक्ट करने की आवश्यकता होती है, जो अक्सर अपने पिनआउट को डिज़ाइन करने के लिए डिज़ाइन किया जाता है जो उस इंटरफेस / रूट को आसान बनाता है। यह इंटेल सीपीयू के डब्ल्यू / इंटेल चिपसेट जैसी चीजों पर आम है। यह एकमात्र तरीका है कि आप दो 800 + बॉल बीजीए प्राप्त कर सकते हैं जो कि अन्य पावर / ग्राउंड विमानों से भरी 4 या 6 परत पीसीबी पर एक साथ जुड़ने के लिए है। इन मामलों में अक्सर ऐप नोट होते हैं जो बताते हैं कि रूटिंग कैसे करें।

और तीसरी संभावना यह है कि यह उतना ही सरल है जितना कि "बस इसे समाप्त करने का तरीका है"। यह "हम जो कुछ भी करते हैं, वह गलत होगा" दृष्टिकोण के समान है, इसलिए वे बस वही करते हैं जो सबसे आसान या सस्ता था। यहां कोई वास्तविक जादू या रहस्य नहीं है। अतीत में ऐसे चिप्स रहे हैं जो लोकप्रिय थे, लेकिन लोग पिनआउट के बारे में शिकायत करेंगे - इसलिए वर्षों बाद भाग का एक और संस्करण सामने आएगा जो कार्यात्मक रूप से समान है लेकिन पिन के साथ पीसीबी रूटिंग को सुविधाजनक बनाने के लिए चले गए।

कोई फर्क नहीं पड़ता कि, अंत में "यह वही है जो यह है" और हम बस इससे निपटते हैं। यह ईमानदारी से बहुत अधिक समस्याओं का कारण नहीं बनता है, और हम इसके लिए इतने अभ्यस्त हैं कि यह हमें (बहुत) परेशान नहीं करता है।


क्या एक प्रसिद्ध ईई ने कहा "यह वही है जो" या कुछ और है? मेरे विश्वविद्यालय में एक पुराने स्कूल के प्रोफेसर हैं जो कहते थे कि बहुत कुछ ...
NickHalden

@JGord यह एक आम वाक्यांश, सब कुछ खत्म हो इंजीनियरिंग, व्यापार, खेल, आदि में प्रयोग किया जाता है urbandictionary.com/define.php?term=It+is+what+it+Is

हाँ, मुझे पता था कि, मैंने इसे ईई में विशेष रूप से उच्च घनत्व के साथ देखा है और सोच रहा था कि क्यों ...
निक हेल्डेन

आप SOT23-5 में कुछ वर्तमान शंट मॉनिटर देख सकते हैं जिनमें उनके विन + और विन-पिन अलग-अलग व्यवस्थित हैं। उदाहरण के लिए, INA193 / 196। व्यावहारिक रूप से एक ही चिप है, लेकिन मुझे लगता है कि यह निर्भर करता है कि बोर्ड को कैसे रूट किया जा रहा है और pick'n.place मशीनों के लिए इष्टतम स्थिति क्या है।
हंस

4

आईसी पिनआउट वास्तव में पैकेज के अंदर चिप पर सर्किट के लेआउट द्वारा निर्धारित किए जाते हैं।

आईसी लेआउट डिजाइनरों के लिए विभिन्न विचार हैं, लेकिन यह संभावना नहीं होगी कि बाहरी पिन असाइनमेंट डाई पैड व्यवस्था से बहुत भिन्न होंगे।

एक विचार चिप के आसपास बिजली वितरण होगा, जिसका अर्थ है कि वीडीडी (या वीसीसी) और जमीन अप्रत्याशित स्थानों में दिखाई दे सकती है।

वहाँ हमेशा इसके लिए एक अच्छा कारण है। मेरा विश्वास करो, आईसी डिजाइनर चीजों को मनमाने ढंग से नहीं करते हैं।


2

यदि आप ध्यान से देखें तो आप देख सकते हैं कि वे क्रम में हैं, लेकिन एक साथ समूहीकृत नहीं हैं। यह संभवत: नीचे आता है कि चिप का निर्माण कितना आसान है।

वैकल्पिक शब्द


किस तरह का आदेश, चित्रण के लिए देखभाल (अधिक)?
रिक_2047

1
@ रिक_2047, आरेख को देखें, वे क्रम में हैं।
थॉमस ओ

गंभीरता से दोस्त, मैं अनुक्रम नहीं देख रहा हूँ। आपकी लाल रेखा से पता चलता है कि वे सभी जगह हैं, शायद मैं घनी जा रही हूं और मुझे कुछ और स्पष्टीकरण की आवश्यकता होगी।
रिक_2047

1
@ रिक_2047, पिन पर शुरू # 19 P0.0, पिन # 21 P0.1, (लाल रेखा का पालन करें, आप P0.x क्रम में देखेंगे, कुछ विशेष अपवादों को छोड़कर।) वे सभी जगह पर हैं लेकिन आदेश यादृच्छिक नहीं है।
थॉमस ओ

क्या फायदा? मुझे एक डेटा पोर्ट चलाने के लिए कम से कम 8 पिनों की आवश्यकता होगी या कम से कम सभी परिधीय पिनों को सीधे एक कनेक्टर को जोड़ने के लिए करना होगा। तो पिन मेरे लिए यादृच्छिक हैं।
रिक_2047 16

2

इसका उन स्थानों के साथ क्या करना है, जहां दिए गए सिग्नल मरने के किनारे के करीब आते हैं, वहां इसके लिए बॉन्डिंग पैड बनाते हैं। यह निर्धारित करता है कि पिन के पास क्या क्रम होगा। कभी-कभी कुछ संकेतों को स्विच किया जा सकता है, लेकिन उन सभी को एक तार्किक क्रम में रखने से मरने का आकार बढ़ सकता है, जिसका अर्थ है अतिरिक्त लागत।


2

IC की पुनर्वितरण परत हो सकती है, जो किसी भी स्थान पर किसी भी पिन को मैप करने की अनुमति देगा, लेकिन इससे सिर्फ 5-10% तक की मृत्यु लागत में वृद्धि होगी।

प्रत्येक निर्माता एक तरीके का चयन करता है:

1) तय आउटपुट पिन के साथ डिजाइन चिप (थोड़ा बड़ा मरने => अधिक महंगा)

2) यादृच्छिक पिन (सस्ता)

3) 1 अतिरिक्त परत है (निर्माण के लिए थोड़ा अधिक महंगा)


2

कारण यह है कि एक तार्किक क्रम में पिन की व्यवस्था करना चिप कंपनी की प्राथमिकता सूची में नीचे है। अधिकांश डिज़ाइनर जिनकी वे परवाह करते हैं (जो आम तौर पर शौकीन रोबोट को शामिल नहीं करते हैं) एक सीएडी पैकेज का उपयोग करेंगे जिसमें कुछ पुस्तकालय में पिनआउट होता है, इसलिए वे या तो परवाह नहीं करते हैं। इसलिए अन्य कारक, जैसे चिप डाई के कुशल लेआउट, अधिक महत्वपूर्ण हैं।

ध्यान दें कि कुछ पिन चिप निर्माता देखभाल करते हैं:

  • संतुलित जोड़े (ईथरनेट, यूएसबी) अगले या बंद हैं
  • xtal कनेक्शन करीब हैं (पास में एक ग्राउंड पिन के साथ, लेकिन कुछ PICs पर नहीं ..)
  • जमीन और बिजली पिन अगले या करीब हैं, इसलिए एक डिकूपिंग कैप को पिन के करीब जोड़ा जा सकता है

मुझे याद है कि 30 या इतने साल पहले मैंने एकतरफा Z80 कंप्यूटर पीसीबी बनाने की कोशिश की थी। मुझे अधिकांश लाइनें रूट हो गईं, लेकिन उन मूर्खतापूर्ण डेटा बस पिन ने इसे असंभव बना दिया।

हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.