सिग्नल में घबराहट की नियंत्रित मात्रा कैसे जोड़ें

Question

पृष्ठभूमि

मैं एक डिजिटल घड़ी और डेटा रिकवरी सर्किट विकसित कर रहा हूं और अब मूल्यांकन चरण में आ रहा हूं, डिजाइन की सीमाओं का परीक्षण करने और संभावित ताकत और कमजोरियों का पता लगाने पर ध्यान केंद्रित कर रहा हूं। इस विशेष डिजाइन का एक महत्वपूर्ण मीट्रिक अतुल्यकालिक इनपुट सिग्नल में घबराहट के लिए सहिष्णुता है। इस मीट्रिक का मूल्यांकन करने के लिए, मेरे पास नीचे की तरह एक परीक्षण सेटअप है।

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

संकट

यह सुनिश्चित करने के लिए कि परीक्षण के परिणाम सार्थक हैं, यह वांछनीय है कि घबराने में ये विशेषताएं हैं:

• यादृच्छिक या छद्म यादृच्छिक
• गौसियन वितरण
• शोर के मानक विचलन को मानकीकृत किया जाता है और उतारा जा सकता है (ऊपर JITTER CONTROL)

यह पूरा करने के लिए एक आसान बात की तरह नहीं लगता है। क्या परीक्षण सेटअप में घबराने की नियंत्रित मात्रा को इंजेक्ट करने का अपेक्षाकृत सरल तरीका है?

---

मेरे पास अब तक क्या है

मैंने इसे कुछ सोचा और अनुसंधान दिया है और हार्डवेयर में इसे लागू करने के लिए मेरे पास दो संभावित तरीके हैं।

1. यदि परीक्षण सर्किट ट्रांसमिशन घड़ी DUT की तुलना में काफी अधिक है, तो आउटपुट का निरीक्षण किया जा सकता है। फिर, अतिरिक्त नमूनों को घबराहट की असतत मात्रा को इंजेक्ट करने के लिए आउटपुट से जोड़ा या हटाया जा सकता है। यह घबराना परिमाणीकरण शोर के कारण पूरी तरह से गाऊसी नहीं होगा। लेकिन अगर ट्रांसमिशन सर्किट के परीक्षण सर्किट की ओवरसमलिंग दर काफी अधिक है, तो इस चिंता को कम किया जा सकता है।
2. Kubicek et al द्वारा परीक्षण सेटअप। (नीचे) वांछित प्रभाव को प्राप्त करने के लिए एक वैरिएबल एटेन्यूएटर के साथ एक ऑप्टिकल ट्रांसमिशन का उपयोग करता है। यह मेरे लिए बिल्कुल स्पष्ट नहीं है कि यह ऊपर क्यों प्राप्त करेगा, लेकिन एक स्पेक्ट्रम विश्लेषक यह निर्धारित करने में सक्षम होना चाहिए कि यह किस उद्देश्य से काम करता है।

मैं समझता हूं कि मेरा प्रश्न डिजाइन और परीक्षण सेटअप के बारे में कई विवरणों को छोड़ देता है। यह जानबूझकर है क्योंकि मैं इसे यथासंभव वैचारिक और सामान्य रखना चाहता हूं। मैं स्थायी संदर्भ मूल्य के पोस्ट बनाने के पक्ष में डिज़ाइन-विशिष्ट पोस्ट बनने से बचना चाहता हूं।

Answer 1

एक स्पष्ट जवाब एक VCO के नियंत्रण इनपुट के लिए शोर की एक नियंत्रित राशि जोड़ने के लिए एक डिजिटल सिग्नल जनरेटर का उपयोग करना है।

ध्यान रखें कि यह शोर संकेत एक तात्कालिक आवृत्ति त्रुटि का प्रतिनिधित्व करेगा, बजाय उस चरण त्रुटि के जिसे आप सामान्य रूप से घबराहट के साथ जोड़ते हैं, इसलिए उचित रूप से एकीकृत / अंतर करें।

आप एक अलग सर्किट दिखाते हैं जो एक परीक्षण जनरेटर से आने वाले स्वच्छ सिग्नल में घबराना जोड़ता है। VCO उस अलग सर्किट में एक PLL का हिस्सा हो सकता है। PLL औसत आउटपुट फ्रिक्वेंसी को इनपुट फ्रिक्वेंसी की तरह ही रखेगा, लेकिन जब तक उसके फीडबैक लूप का कम से कम फायदा होता है, तब तक अतिरिक्त जिटर पर कम से कम असर होगा।

यदि आप पीक-टू-पीक घबराहट के एक इकाई अंतराल के एक अंश से अधिक उत्पन्न करने का इरादा रखते हैं, तो आपको परीक्षण डेटा को रखने के लिए किसी प्रकार के लोचदार स्टोर (FIFO) की आवश्यकता होगी। पहले स्थान पर डेटा उत्पन्न करने के लिए केवल घबराने वाली घड़ी का उपयोग करना आसान हो सकता है।

Comments

अच्छा अच्छा। मुझे लगता है कि VCO के बजाय NCO + DAC का उपयोग करना मेरे लिए आसान हो सकता है। जैसा कि आपने कहा NCO + DAC परीक्षण सर्किट की ट्रांसमीटर घड़ी को चला सकता है। परीक्षण सर्किट ही छद्म यादृच्छिक घबराना मूल्य उत्पन्न करेगा जो तब NCO इनपुट की गणना करने के लिए उपयोग किया जाएगा। आपका सुझाव कुबिसक के निराला फोटो-एटेन्यूएटर की तुलना में अधिक उचित लगता है।

— ट्रैविसबार्टले

Answer 2

Kubicek et al द्वारा परीक्षण सेटअप। वांछित प्रभाव को प्राप्त करने के लिए एक वैरिएबल एटेन्यूएटर के साथ एक ऑप्टिकल ट्रांसमिशन का उपयोग करता है। यह मेरे लिए बिल्कुल स्पष्ट नहीं है कि यह उपरोक्त क्यों हासिल करेगा

आपका निहित प्रश्न है, "नियंत्रित यादृच्छिक घबराहट बनाने के लिए अंजीर 5 में क्या चल रहा है?"।

सबसे पहले, महसूस करें कि प्रत्येक ऑप्टिकल रिसीवर प्राप्त सिग्नल को शोर का परिचय देता है। यह शोर गाऊसी यादृच्छिक वर्तमान शोर के रूप में काफी सटीक रूप से तैयार किया गया है। रिसीवर का ट्रांस-प्रतिबाधा एम्पलीफायर (टीआईए) चरण स्वाभाविक रूप से वर्तमान शोर को वोल्टेज शोर में परिवर्तित करता है। फोटोडायोड / टीआईए आउटपुट ऑप्टिकल इनपुट सिग्नल के लिए आनुपातिक संकेत है, साथ ही जोड़ा शोर जिसके बारे में हमने अभी बात की है।

ड्राइंग में जो छिपाया गया है वह टीआईए आउटपुट से डिजिटल लॉजिक स्तर प्राप्त करने के लिए एक सीमित एम्पलीफायर है। मुझे लगता है कि यह आरेखित सर्किट में फैन-आउट बफर में हो रहा है। जब आप एक सीमित एम्पलीफायर को एक शोर इनपुट पर लागू करते हैं, तो शोर को घबराहट में बदल दिया जाएगा, क्योंकि इस समय में भिन्नता है कि बढ़ते और गिरने वाले किनारों ने निर्णय सीमा को पार किया है। यह समय भिन्नता घबराना है, और यह इनपुट पर शोर के लिए आनुपातिक है और किनारों के ढलान (dV / dt) के विपरीत आनुपातिक है।

जैसा कि आप ऑप्टिकल क्षीणन में वृद्धि करते हैं, आप dV / dt को कम करते हैं, लेकिन आप शोर को कम नहीं करते हैं, इसलिए आप घबराना बढ़ाते हैं।

VCO समाधान के बारे में

अपने समय के स्रोत (जैसा कि डेव के उत्तर द्वारा सुझाया गया है) को एफएम करने से आपके प्रश्न में अनुरोध के अनुसार गाऊसी यादृच्छिक शोर उत्पन्न होने की संभावना नहीं है। निश्चित रूप से यादृच्छिक शोर नहीं है जो किनारे से किनारे (यादृच्छिक घबराहट या "आरजे") से असंबंधित है जो ऐसा प्रतीत होता है कि आप बाद में क्या हैं, और आपको कुबिसक सर्किट से क्या मिलेगा।

यह है आवृत्ति बह sinusoidal घबराना (एसजे) प्राप्त करने के लिए जो एक और कल्पना जब एक सीडीआर की विशेषताओं के बारे में आप चिंता करने की जरूरत है एक अच्छा तरीका। वास्तव में यह मेरे अनुभव में बहुत अधिक सामान्य है कि सीडीआर को सिंगल-फ्रिक्वेंसी साइनसोयडल घबराहट के लिए सहिष्णुता के लिए उनकी सहिष्णुता की तुलना में असंबद्ध गौसियन यादृच्छिक घबराना के लिए।

Comments

स्पष्टीकरण के लिए धन्यवाद, वे सहायक हैं। वास्तव में एकल-आवृत्ति साइनसोइडल घबराना क्या है, और यह गाऊसी यादृच्छिक घबराना से अधिक सामान्य क्यों है? क्या गॉसियन रैंडम जिटर वास्तविक सिस्टम में घबराना को सही ढंग से प्रदर्शित नहीं करता है?

— ट्रैविसबार्टली 1

Answer 3

एक चीज जो आप कर सकते हैं वह है देरी सर्किट के एक संस्करण को लागू करना जो DLL में उपयोग किया जाता है। यह आमतौर पर एक वर्तमान भूखा इन्वर्टर श्रृंखला है। आपको डिवाइस में रेल से वर्तमान आपूर्ति को कम करने और डिवाइस से वर्तमान आपूर्ति (वृद्धि / गिरावट की समरूपता के लिए) को कम करने और आउटपुट पर एक इन्वर्टर इन्वर्टर (w / o वर्तमान भूखा) है।

यह स्रोतों में जिटर के सबसे आम स्रोत (आंशिक रेल पतन और ट्रांजिस्टर के G_m के माध्यम से आउटपुट पर संशोधित किया जा रहा है) का अनुकरण भी करेगा।

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

वोल्टेज नियंत्रित वर्तमान स्रोत केवल पीएमओएस और एनएमओएस ट्रांजिस्टर हो सकते हैं लेकिन एक बोर्ड पर आपके पास अन्य विकल्प हैं। आप देरी वोल्टेज के नियंत्रण को बढ़ाने के लिए चरणों की संख्या को बदल सकते हैं।

अपने आप को विरोधाभासित करने के लिए, आप केवल ऊपरी आपूर्ति को भी नियंत्रित कर सकते हैं जब तक कि आप विलंब चरणों की संख्या को सम संख्या में रखते हैं (इनवर्टर वे वैकल्पिक रूप से बढ़ते और फिर गिरने वाले किनारे पर देरी करेंगे)। फिर आपको आउटपुट पर दो पुनर्निर्माण इनवर्टर रखने की आवश्यकता होगी।

^{इस सर्किट का अनुकरण करें}

हालांकि, एक और भी सरल तरीका है, यदि आप किनारों पर शोर को इंजेक्ट करना चाहते हैं।

^{इस सर्किट का अनुकरण करें}

Comments

मुझे यह सरलता के कारण पसंद है। सभी की जरूरत है कि इनवर्टर की एक लंबी श्रृंखला, एक चर बिजली की आपूर्ति, और फिक्स्ड आपूर्ति के साथ एक प्रशंसक बफर / पलटनेवाला है। क्या इसके बजाय वीसीसीएस का उपयोग करने का कोई फायदा है? मैं रिंग ऑसिलेटर्स में घबराहट के बारे में जानता हूं, और मैं इसे सिर्फ एक ओपन लूप रिंग ऑसिलेटर के रूप में सोच सकता हूं। रिंग थरथराहट में घबराहट पैदा करने वाली स्थितियां वही हैं जो यहां घबराहट का कारण बनती हैं।

— ट्रैविसबार्टले

मैंने इसे केवल Vccs के रूप में आकर्षित किया है क्योंकि यह वही है जो उपलब्ध है। एक वास्तविक डीएलएल में, जो कि एक उपयुक्त पूर्वाग्रह जनरेटर के साथ नीचे की तरफ केवल शीर्ष और एनएमओएस पर एक पीएमओएस है। आप सवाल पूछ मुझे एक संभावना की याद दिला दी, जवाब में जोड़ देगा।

— प्लेसहोल्डर