हिरन / बूस्ट स्विचिंग नियामक के साथ शोर की समस्या

Question

मैं एक अनुसंधान परियोजना के लिए एक विद्युत उपकरण डिजाइन कर रहा हूं (मैं पीएचडी छात्र हूं, लेकिन दुर्भाग्य से ईई नहीं!)। डिवाइस की अधिक जानकारी http://iridia.ulb.ac.be/supp/IridiaSupp2012-002/ पर देखी जा सकती है

पिछले प्रोटोटाइप में बिजली की आपूर्ति की समस्या थी, और इस तरह मैंने एक नया और बेहतर डिजाइन करके समस्याओं को दूर करने की कोशिश की। चूंकि डिवाइस एक लिथियम-आयन बैटरी द्वारा संचालित है, मैंने LTC3536 रुपये / बूस्ट स्विचिंग रेगुलेटर का उपयोग करने का निर्णय लिया: http://cds.linear.com/docs/en/datasheet/3536fa.pdf

मैंने मूल रूप से 1A / 3.3V बिजली की आपूर्ति के लिए संदर्भ कार्यान्वयन (डेटाशीट के पृष्ठ 1) का उपयोग यहां देखा: _{(स्रोत: ulb.ac.be )}

तीन अलग-अलग ग्राउंड प्लेन हैं: पीजीएनडी, बैटरी से आने वाला, जीएनडी, सामान्य ग्राउंड और एनालॉग सेंसर आदि के लिए एजीएनडी।

यह बोर्ड है क्योंकि मैंने इसे ईगल में डिजाइन किया था। मैंने पहले ही संदर्भ डिजाइन से कुछ विचलन को देखा, उदाहरण के लिए, C3 और C4 को LTC (U3) के बहुत करीब होना चाहिए: _{(स्रोत: ulb.ac.be )}

यह वह आउटपुट है जिसे मैं VCC पर देखता हूं (लोड के साथ या बिना, Vin = 4.7V) जैसा कि आप देख सकते हैं, Vpp बहुत बड़ा है! यह विन <4.3V के लिए छोटा है, लेकिन अभी भी काफी पर्याप्त है। _{(स्रोत: ulb.ac.be )}

मैंने C3 और C2 को LTC के करीब ले जाकर और C C7 में एक और 1 CF कैप में जोड़कर मैंने थोड़ा-सा ट्रायल-एंड-एरर किया। इससे बहुत मदद नहीं मिली। मैंने तब C7 को 220µF कैप के साथ डेटशीट में उल्लिखित 22 mentionedF के बजाय बदल दिया। इसके साथ ही Vpp ~ 200mV है। यह एक बहुत बेहतर है, लेकिन अभी भी डेटाशीट में निर्दिष्ट से एक लंबा रास्ता तय करना है। इसके अतिरिक्त, यह केवल विन> 4.3 वी के लिए मामला है; इस सीमा से नीचे Vpp अभी भी 2V से अधिक है। मुझे लगता है कि यह वृद्धि बनाम हिरन विनियमन है जो परिवर्तन करता है, लेकिन मैं वास्तव में नहीं देखता कि मैं इसे कैसे सही कर सकता हूं।

अब सवाल:

1. मैं सोच रहा था कि क्या मैंने कोई गलती की है जो प्रशिक्षित आंख के लिए स्पष्ट है?
2. Vpp इतना विशाल क्यों है, जब डेटाशीट में दिया गया शोर केवल 40mV है?
3. क्या अलग आउटपुट कैपेसिटर में बेतरतीब ढंग से छोड़ने के अलावा इसे ठीक करने का एक और तरीका है?

Comments

क्या आप इसके आउटपुट पर लोड के साथ बिजली की आपूर्ति का परीक्षण कर रहे हैं? क्या यह लोड आपके द्वारा सामान्य उपयोग की स्थितियों में लोड के समान है?

— फोटॉन

हां, मैंने इसे लोड के साथ और बिना उपयोग किया।

— अर्नुस्चकी

" वीपीपी ~ 200 एमएआर है" - संभवतः यह एक टाइपो है, और वीपीआई मिलीमीटर के बजाय मिलिवॉल्ट्स में है। यदि नहीं, तो कृपया बताएं कि आपका क्या मतलब है, धन्यवाद।

— अनिंदो घोष

साथ ही शोर को ठीक करने के साथ, आप इसे कैसे माप रहे हैं। आपका स्कोप ग्राउंड कहाँ है? यदि आप स्कोप ग्राउंड को स्थानांतरित करते हैं, तो प्रदर्शित शोर बदलता है। संभव के रूप में सिग्नल बिंदु के पास विद्युत के रूप में गुंजाइश जमीन रखने की कोशिश करें। अत्यधिक उत्साहित को ज्ञात नहीं किया गया है कि ग्राउंड रिंग से निकटतम नाक तक ग्राउंड रिंग से एक शॉर्ट वायर का उपयोग किया जाता है, इसलिए gnd लेड की लंबाई कुछ मिमी है।

— रसेल मैकमोहन

इस सवाल में बड़ी जानकारी। ओपी arnuschky, क्या आप कम्युनिटी में इस जानकारी को बनाए रखने के लिए ऊपर दिए गए इमेज लिंक को ठीक कर सकते हैं?

— चिकनी वीटी

Answer 1

मुझे लगता है कि आपको अपने लेआउट के साथ समस्याएं होंगी। C3 / C4 पिन 1 के करीब होना चाहिए (EDIT यह पिन 8/9 पिन 1 नहीं पढ़ना चाहिए) । जब मैं करीब कहता हूं तो मेरा मतलब उस पर जीने का है! Ditto C7 - इसे सही पिन 7 पर कैंप करने की आवश्यकता है। अब मैंने इस भाग का उपयोग नहीं किया है लेकिन इस प्रकार के उपकरण के लिए यह मानक प्रक्रिया है।

पिन 7 से C7 तक बहने वाली वर्तमान दालों और उसके और आईसी के बीच ट्रैक की लंबाई के बारे में सोचें - शायद ट्रैक का 20nH।

सी 7 का ग्राउंड रिटर्न - यह कहां जा रहा है? यह गलत ग्राउंड पिन (सिग्नल ग्राउंड) पर वापस जा रहा है। सी 7 का मैदान ट्रिस्पास कानूनों को तोड़ने के बिना यथासंभव 5 और 13 पिन करने के लिए कम होना चाहिए। और यह सिग्नल ग्राउंड को बंद करने के लिए आपका स्टार-पॉइंट होना चाहिए। सिग्नल ग्राउंड को तब आपकी प्रतिक्रिया घटकों पर जाना चाहिए और किसी भी लोड या सी 7 करंट को पास नहीं करना चाहिए।

यदि मुझे सौंप दिया जाता है तो मैं इस पीसीबी का परीक्षण करना छोड़ दूंगा। अचानक होने के लिए क्षमा करें, लेकिन ये स्विचिंग सर्किट पर सुनहरे नियम हैं: -

Comments

धन्यवाद आपके शीघ्र प्रतिउत्तर के लिए। बुनियादी सवालों के लिए क्षमा करें, लेकिन मैं सिर्फ एक शौक़ीन हूं, इसलिए कृपया मेरे साथ रहें। :) "अतिचार कानून" क्या हैं? क्या आपके पास कोई स्रोत है जहां मैं कुछ पृष्ठभूमि जानकारी पढ़ सकता हूं? मैं डेटशीट में वर्णित "समर्पित केल्विन मार्ग" को भी नहीं समझ पाया? क्या यह एक छोटे ट्रेस चौड़ाई के साथ सिर्फ एक अलग रास्ता है? मैं आपके सुझावों का उपयोग करते हुए कल बोर्ड को पुन: आउट करने का प्रयास करूंगा।

— अर्नुस्चकी

@arnuschky कोई समस्या नहीं है। अतिचार कानून - सिर्फ मेरी समझदारी और यह कहने की कोशिश हो रही है कि उपकरणों को ग्राउंड लाइन शॉर्ट मिल जाए = चिप पर डिवाइस को पिन तक सही से मिल जाए। केल्विन मार्ग एक रेखीय टेक शब्दजाल है जिसका अर्थ है किसी स्टार बिंदु पर एक अलग ट्रैक का उपयोग करना और मूल रूप से वह तारा बिंदु पिन 5 का जंक्शन और नीचे का पैड (13) है। री-राउटिंग से पहले कुछ चीजों को आजमाना है। दो जगहों पर 10uF सिरेमिक की कोशिश करें - पिन 7 से पिन 13 (नीचे, शायद एक तार को खिलाने के लिए छेद ड्रिल) और पिन 1 से पिन 5/13 - शायद एक ही तकनीक का उपयोग करें। कोशिश करें और देखें कि क्या इसमें सुधार होता है।

— एंडी उर्फ

दो जली हुई उंगलियाँ बाद में ... पहली बात सी 3, सी 4 और सी 7 के ग्राउंड कनेक्शन को सही करना था। मैंने इलेक्ट्रोलाइट कैपेसिटर को सीधे पिंस पर टांका लगाया। पथ लंबे थे जब तक कि मैं केवल छेद वाले घटकों के माध्यम से फिट हो सकता था, लेकिन फिर भी, विन पर शोर की निर्भरता गायब हो गई। Vpp लगभग 900mV था। फिर मैंने इन कैप्स को हटा दिया और एंडी द्वारा प्रस्तावित के रूप में दूसरी तरफ एक 10 removedF सिरेमिक सोल्डर किया। Vpp 350mV तक नीचे है, और वह भी बिना इनपुट कैप के! V8 ~ 100mV में पिन 8/9 के परिणाम में C2, C3 (1µF और 10 ceramicF सिरेमिक कैप) जोड़ना। Pin1 से pin3 में 10 changeF जोड़ने से बहुत कुछ नहीं बदला।

— अर्नुस्स्की

एक छेद ड्रिल करके मैंने जो कैप जोड़ा वह पिन 7 और पिन 13 / पीजीएनडी प्लेन के बीच था। इसके बाद, मैंने 22µF एल्का को पीठ पर जोड़ा, जिसने कुछ भी नहीं बदला। मैंने अभी देखा कि आपने मुझसे pin1 से pin5 / 13 में 10 fromF जोड़ने के लिए कहा। मैंने अब ऐसा किया, यह ज्यादा नहीं बदला।

— अर्नुस्स्की

@ JesúsCastañé मैं गलत हूं लेकिन आप हैं !!! पिन 8 और 9 वे विन पिन हैं जिनके पास होना चाहिए और ये पिन 1 से जुड़ते हैं

— एंडी उर्फ