आपकी कंपनी हार्डवेयर का पुन: उपयोग कैसे करती है?


12

मेरी कंपनी में हम बहुत सारे मूल हार्डवेयर डिज़ाइन करते हैं, जिनमें से प्रत्येक को हमारे इंजीनियरों के केवल एक छोटे से सेक्शन द्वारा डिज़ाइन किया गया है। हम बेहतर दस्तावेज़ के तरीकों को देख रहे हैं और वितरित करते हैं कि प्रत्येक परियोजना पर क्या किया गया है ताकि जानकारी वितरित की जा सके और संभावित रूप से पुन: उपयोग किया जा सके। आपकी कंपनी इसे कैसे संभालती है?


1
मुझे यकीन नहीं है कि यह इलेक्ट्रॉनिक्स पर सीधे लागू होता है, लेकिन सॉफ़्टवेयर की दुनिया में कोड का पुन: उपयोग एक बड़ी बात है। विकिपीडिया पर कोड के पुन: उपयोग पर एक लेख है: en.wikipedia.org/wiki/Code_reuse
थॉमस ओ

2
मेरा मानना ​​है कि पुन: उपयोग की अवधारणा लागू होती है, लेकिन जबकि सॉफ्टवेयर में इसे प्रबंधित करना मुश्किल होता है, यह हार्डवेयर में सभी अलग-अलग जानवरों के साथ होता है। सॉफ्टवेयर वैश्विक पुन: उपयोग की समस्या को क्रैक करने की कोशिश कर रहा है, जहां कंपनियों के बीच और कुछ भाषाओं के बीच कोड साझा किया जाता है। हार्डवेयर इंजीनियरिंग ने किसी भी सुचारू तरीके से स्थानीय पुन: उपयोग को हल नहीं किया है जो मुझे पता है। मिश्रण में सभी अलग-अलग मालिकाना योजनाबद्ध और सीएडी प्रारूपों को देखते हुए मुझे लगता है कि पहले स्थानीय पुन: उपयोग को हल करना बेहतर होगा और फिर वैश्विक हार्डवेयर पुन: उपयोग के लिए आगे बढ़ना होगा।
फंकी वीक

2
@ सच में, आप पा सकते हैं कि कई कंपनियों ने स्थानीय कोड का पुन: उपयोग नहीं किया है। यह हार्डवेयर के साथ एक अलग जानवर है, बहुत अलग है।
कोर्तुक

1
मुझे यह जानना अच्छा लगेगा कि क्या हार्डवेयर के लिए कोई विधि है।
कोर्तुक

1
मुझे लगता है कि सॉफ्टवेयर डेवलपरों की क्षमता का उपयोग उनके कोड को फिर से उपयोग करने की व्यवहार्यता के लिए बहुत कम करता है। वे अवधारणा और त्वरित कार्यक्षमता के प्रमाण के लिए एक बाहरी रूप से विकसित मॉड्यूल या लाइब्रेरी का उपयोग कर सकते हैं और फिर प्रदर्शन के लिए रिफ्लेक्टर प्राप्त कर सकते हैं जहां इसकी आवश्यकता है। हार्डवेयर में यह लाभ नहीं होता है कि हार्डवेयर रीफैक्टरिंग (जिसे मैं मूल रूप से एक बोर्ड कह रहा हूँ) वित्तीय रूप से अविभाज्य है अगर केस के आधार पर केस किया जाए। दूसरा तथ्य जो मैं बताऊंगा वह यह है कि हार्डवेयर मॉड्यूल वास्तविक रूप से डिजाइनिंग घटकों की वास्तविक दुनिया की लागत के कारण कसकर युग्मित हैं।
फन्नेकेह

जवाबों:


8

कुछ ईडीए उपकरण जैसे कि मैं एक का उपयोग करता हूं, Altium डिजाइनर, उन्हें कुछ हद तक पोर्टेबल बनाने के लिए सर्किट के अलग-अलग हिस्सों को बचाने के तरीके प्रदान करता है। छोटे सर्किट के लिए, आप " स्निपेट्स ", या बड़े, बहु-शीट पुन: उपयोग के लिए, " डिवाइस शीट्स " का उपयोग कर सकते हैं

मुझे हार्डवेयर स्कीमैटिक्स के लिए किसी भी मानक का पता नहीं है (स्पाइस बहुत सार है; मेरी जानकारी में आप इसे पैरों के निशान, अपने भाग संख्या, आपूर्तिकर्ता, उनके भाग संख्या ...) के साथ टाई नहीं कर सकते हैं, इसलिए किसी भी प्रकार का पुन: उपयोग होगा आपकी कंपनी द्वारा उपयोग किए जाने वाले ईडीए पैकेज और उसके द्वारा प्रदान की जाने वाली सुविधाओं या आपके द्वारा लागू किए जाने वाले संगठनात्मक तरीकों पर अत्यधिक निर्भर।


मैंने उन विशेषताओं को पहले देखा है, वे वास्तव में कितनी अच्छी तरह काम करते हैं?
कोर्तुक

1
@ कोर: व्यक्तिगत रूप से मैंने अन्य लोगों और अपनी खुद की 'सामान्य' शीट्स का पुन: उपयोग किया है, उन्हें बनाने के लिए प्रक्रिया के साथ अपरिचितता के मिश्रण के कारण (हालांकि यह काफी आसान लगता है), विभिन्न आवश्यकताओं के कारण मामूली संशोधन करने के लिए, या एकल परियोजना से परे के बारे में सोचा नहीं जा रहा है।
निक टी

हम Altium डिज़ाइनर का उपयोग करते हैं और मुझे योजनाबद्ध कैप्चर और लेआउट के लिए उपकरण पसंद हैं। मैंने अपने खुद के आईपी के लिए स्निपेट टूल का उपयोग नहीं किया है और यदि अन्य लोग इसका उपयोग करते हैं तो इसे यहाँ पसंद करेंगे।
फंकी वीक

मैंने Altium का भी उपयोग किया है और इसके साथ एक बड़ा प्रोजेक्ट किया है। बड़ी परियोजनाओं को प्रबंधित करना बहुत आसान है, और यदि आप पुन: प्रयोज्य घटकों के बारे में पहले से सोचते हैं तो मुझे यकीन है कि आप अपने हार्डवेयर को बहुत लचीला बना सकते हैं। कम से कम, योजनाबद्ध के लिए, पीसीबी एक ऐसी चीज है जिसे शायद आपको हर बार फिर से तैयार करना होगा। मुझे Altium की डिवाइस शीट प्रणाली बहुत पसंद है।
हंस 15

@hans, मैं अल्टिमेट डिज़ाइन का उपयोग करने के लिए नहीं मिला हूँ, लेकिन उन्होंने एक तरीका दिखाया जिससे आप एक हार्डवेयर सिस्टम को पेस्ट कर सकते हैं और इसका PCB मैच हो सकता है। यह अच्छा लग रहा था।
कोर्तुक

8

जब आप "हार्डवेयर" डिज़ाइन कहते हैं, मुझे पता है कि आप शायद पीसीबी के बारे में बात कर रहे हैं और घटक समाधानों को असतत कर रहे हैं, लेकिन मुझे ASIC के डिजाइन के साथ कुछ अनुभव हैं जो एक वैचारिक स्तर पर उपयोगी हो सकते हैं।

जब हम एक ASIC डिजाइन करते हैं जो काफी जटिल है, तो हम शुरुआत से पदानुक्रम का उपयोग करते हैं। इसका एक बड़ा कारण यह है कि जैसे-जैसे डिजाइन बड़े होते जाते हैं, आपकी क्षमता का मूल्यांकन और उनका अनुकरण करना कम होता जाता है। इसके अलावा, ASIC डिजाइन काफी बड़े हो सकते हैं, और एक अच्छी तरह से व्यवस्थित पदानुक्रम के बिना पूरे डिजाइन का प्रबंधन करना मुश्किल हो सकता है।

हमारे पास अपने बिल्डिंग ब्लॉक्स के लिए पुन: उपयोग की एक मजबूत संस्कृति है। उदाहरण के लिए, यदि हमारे पास कोई ऑप-एम्प डिज़ाइन है, जिसे किसी ने डिज़ाइन करने और मान्य करने में बहुत समय बिताया है, तो उस डिज़ाइन को पैक किया जाएगा ताकि एक अन्य डिज़ाइनर उस डिज़ाइन को आसानी से अपने कार्यक्षेत्र में आयात कर सके। हमारे पास इन पैकेजों को संग्रहीत करने के लिए एक केंद्रीकृत सर्वर है, इसलिए आपके लिए आवश्यक सभी भागों को ढूंढना आसान है।

हालांकि एक अलग ब्लॉक एक विशिष्ट सर्किट (उदाहरण के लिए एक ऑप-एम्प के लिए वोल्टेज संदर्भ) के लिए डिज़ाइन किया गया हो सकता है, यह आमतौर पर मूल डिजाइन को संशोधित किए बिना फिर से उपयोग किया जा सकता है। डिजाइन चक्र एक महीने या उससे अधिक समय तक रहता है, और इसमें लेआउट का सत्यापन शामिल होता है। इनमें से किसी एक ब्लॉक को डिज़ाइन करने में समस्या के सेट से खुद को परिचित करने में समय लगता है, इसलिए यदि ब्लॉक आदर्श नहीं है, तो आप शायद इसे वैसे भी उपयोग करने का प्रयास करेंगे।


बहुत अच्छा लगता है, हम अपने विश्वविद्यालय में डिजाइन लैब में कुछ ऐसा ही करते हैं। मुद्दा यह है कि जब काम नहीं करता है तो कुछ जोड़ा जाता है। मुझे इससे नफरत है, लेकिन इससे काम हो जाता है।
कोर्तुक

2
एक पुन: उपयोग की रणनीति को बहुत अनुशासन की आवश्यकता होती है, एक संस्करण नियंत्रण प्रणाली की तरह। यह भी काम नहीं करता है अगर हर कोई यह नहीं समझता है कि इसका उपयोग कैसे और कब करना है।
W5VO

2
मैंने कुछ ASIC कक्षाएं ली हैं और FPGA डिज़ाइन को अच्छी तरह से जानता हूं इसलिए मैं निश्चित रूप से कहूंगा कि एनालॉग ASIC घटकों के डिज़ाइन और पुन: उपयोग योजनाबद्ध स्तर पर घटक समाधानों को असतत करने के लिए एक प्रत्यक्ष रूपक हैं। आपके लिए मेरे सवाल होंगे कि किसी भी बिल्डिंग ब्लॉक के डिजाइनर ने कहा कि बिल्डिंग ब्लॉक की उपयोगिता और लचीलेपन को कैसे फैलाया जाए? आपके वोल्टेज संदर्भ उदाहरण का उपयोग करते हुए, क्या आपकी टीम के अन्य लोग वोल्टेज संदर्भ आईपी के बारे में जानते हैं क्योंकि इसकी एक छोटी टीम है या क्योंकि इसे खोजा जा सकता है? यदि वोल्टेज संदर्भ flexibile है तो आप उस जानकारी को कैसे बताएंगे?
फंकीज

जिन बड़े समूहों में मैंने काम किया है, हमारे पास संबंधित हिस्सों के लिए एक डेटशीट रिपॉजिटरी है। प्रत्येक डेटाशीट में प्रासंगिक साहित्य पर एक सप्ताह पढ़ने के बिना किसी के डिजाइन का उपयोग करने के लिए पर्याप्त जानकारी होगी। मेरे काम के लिए, हमारे द्वारा उपयोग की जाने वाली विभिन्न आईसी प्रक्रियाएं हमारी पूरी टीम को साझा करने के लिए सीमित कर सकती हैं, इसलिए ब्लॉकों का एक बेहतर संगठन आवश्यक नहीं था। हम आमतौर पर डुप्लिकेट डिज़ाइन नहीं करते हैं, जब तक कि डिज़ाइन की आवश्यकताएं अलग-अलग न हों - हमारे पास केवल एक बैंडगैप वोल्टेज संदर्भ था, उदाहरण के लिए।
W5VO

4

मुझे पता है कि टाइनाकाड एक योजनाबद्ध को एक पदानुक्रमित प्रतीक को सहेजने की अनुमति देता है - आप यह आकर्षित कर सकते हैं कि आप कैसे चाहते हैं कि सर्किट को एक बड़े सर्किट में दर्शाया जाए और निर्दिष्ट करें कि क्या इनपुट और आउटपुट हैं। आपका सर्किट बहुत अधिक बड़े योजनाबद्ध में पिन के साथ एक बॉक्स के रूप में दिखाई देता है और एक साधारण डबल क्लिक आपको यह देखने देता है कि नीचे क्या है और इसे संपादित करें। सब-सर्किट के सभी हिस्सों को भागों की सूची में दिखाया गया है, नेटलिस्ट में सब-सर्किट कनेक्शन आदि हैं, यह थोड़ी देर हो गई है, लेकिन अन्य ईडीए उपकरण इस या इसी तरह के व्यवहार की अनुमति नहीं देते हैं?


हां, वे करते हैं, लेकिन मुझे लगता है कि Altium इसे और अधिक उन्नत तरीके से करता है, लेकिन एच ब्लॉक यह है कि मैंने इसे कैसे देखा है।
कोर्तुक
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.