जवाबों:
मैंने कुछ समय पहले ASIC में देखा और यहाँ जो मैंने पाया:
"ASIC" शब्द के लिए हर किसी की अलग-अलग परिभाषा है। वहाँ (मोटे तौर पर) तीन श्रेणियां हैं: FPGA रूपांतरण, "सामान्य" ASIC, और "पूर्ण कस्टम"। जैसा कि अपेक्षित था, ये बढ़ती कीमत और बढ़ते प्रदर्शन के क्रम में हैं।
ये क्या हैं इसका वर्णन करने से पहले, मैं आपको बताता हूं कि एक चिप कैसे बनाई जाती है ... एक चिप में 4 से 12+ "परतें" कहीं भी होती हैं। नीचे की 3 या 4 परतों में ट्रांजिस्टर और कुछ बुनियादी इंटरकनेक्टिविटी होती हैं। ऊपरी परतें लगभग पूरी तरह से चीजों को एक साथ जोड़ने के लिए उपयोग की जाती हैं। "मास्क" एक पीसीबी की फोटो-नक़्क़ाशी में इस्तेमाल की जाने वाली पारदर्शिता की तरह हैं, लेकिन आईसी परत प्रति एक मुखौटा है।
जब ASIC बनाने की बात आती है, तो मास्क की कीमत बहुत बड़ी है । यह $ 1 मिलियन चलाने के लिए मास्क (8 परतों, 35 से 50 एनएम) के एक सेट के लिए बिल्कुल भी असामान्य नहीं है! इसलिए यह जानकर कोई बड़ी हैरानी नहीं होगी कि ज्यादातर "सस्ते" ASIC आपूर्तिकर्ता मास्क की लागत को कम रखने की बहुत कोशिश करते हैं।
FPGA रूपांतरण: ऐसी कंपनियां हैं जो FPGA में ASIC रूपांतरण के विशेषज्ञ हैं। वे जो करते हैं वह कुछ हद तक मानक या निश्चित "आधार" होता है जिसे तब अनुकूलित किया जाता है। अनिवार्य रूप से उनकी चिप की पहली 4 या 5 परतें उनके सभी ग्राहकों के लिए समान हैं। इसमें कुछ तर्क हैं जो आम FPGA के समान है। आपके "अनुकूलित" संस्करण में रूटिंग के लिए इसके ऊपर कुछ अतिरिक्त परतें होंगी। अनिवार्य रूप से आप उनके तर्क का उपयोग कर रहे हैं, लेकिन इसे इस तरह से जोड़ रहे हैं जो आपके लिए काम करता है। इन चिप्स का प्रदर्शन शायद आपके द्वारा शुरू किए गए FPGA की तुलना में 30% अधिक तेज है। "द डे" में वापस, इसे "गेट्स का सागर" या "गेट एरे" चिप भी कहा जाएगा।
पेशेवरों: कम एनआरई (यूएस $ 35k सबसे कम है)। कम न्यूनतम मात्रा (10k इकाइयों / वर्ष)।
विपक्ष: उच्च प्रति चिप लागत - शायद 50% एक FPGA की लागत। कम प्रदर्शन, अन्य समाधानों के सापेक्ष।
"सामान्य" ASIC: इस समाधान में, आप गेट स्तर तक चीजों को डिज़ाइन कर रहे हैं। आप अपना VHDL / वेरिलॉग लें और इसे संकलित करें। अलग-अलग द्वार के लिए डिज़ाइन गेट और उपकरणों की एक लाइब्रेरी से लिया जाता है जिसे चिप निर्माता द्वारा अनुमोदित किया गया है (इसलिए उन्हें पता है कि यह उनकी प्रक्रिया के साथ काम करता है)। आप सभी मास्क के लिए भुगतान करते हैं, आदि।
पेशेवरों: यह वही है जो दुनिया में अधिकांश चिप्स हैं। प्रदर्शन बहुत अच्छा हो सकता है। प्रति चिप लागत कम है।
विपक्ष: इसके लिए एनआरई यूएस $ 0.5 मिलियन से शुरू होता है और जल्दी से वहां से चला जाता है। डिजाइन सत्यापन सुपर महत्वपूर्ण है, क्योंकि एक साधारण पेंच-अप में बहुत पैसा खर्च होगा। एनआरई + न्यूनतम आदेश मात्रा आमतौर पर यूएस $ 1 मिलियन के आसपास है।
पूर्ण कस्टम: यह एक सामान्य ASIC के समान है, सिवाय इसके कि आपके पास ट्रांजिस्टर स्तर (या नीचे) के लिए डिज़ाइन करने के लिए लचीलापन है। यदि आपको एनालॉग डिज़ाइन, सुपर लो पॉवर, सुपर हाई परफॉर्मेंस या कुछ भी करने की ज़रूरत है जो कि नॉर्मल ASIC में नहीं किया जा सकता है, तो यह आपके लिए बात है।
पेशेवरों: यह ठीक से करने के लिए प्रतिभा का एक बहुत विशिष्ट सेट की आवश्यकता है। प्रदर्शन बहुत अच्छा है।
विपक्ष: एक ही चोर के रूप में सामान्य ASIC, केवल इतना। किसी चीज को खराब करने का ऑड काफी ज्यादा होता है।
आप इसके बारे में वास्तव में कितना काम करना चाहते हैं, इस पर निर्भर करता है। यह TSMC या UMC जैसी कंपनी को डिज़ाइन फ़ाइलें देने के रूप में "सरल" हो सकता है और वे आपको नंगे वेफर्स वापस देते हैं। फिर आपको उन्हें परीक्षण करना होगा, उन्हें अलग करना होगा, उन्हें पैकेज करना होगा, शायद फिर से परीक्षण करना होगा, और अंत में उन्हें लेबल करना होगा। निश्चित रूप से अन्य कंपनियां हैं जो आपके लिए सबसे अधिक काम करेंगी, इसलिए आप सभी वापस मिलेंगे परीक्षण किए गए चिप्स पीसीबी पर डालने के लिए तैयार हैं।
यदि आप इस बिंदु पर पहुंच गए हैं और यह अभी भी एक ASIC की तरह लगता है कि आप क्या करना चाहते हैं तो अगला कदम कंपनियों के लिए Googling शुरू करना और उनके साथ बात करना होगा। उन सभी कंपनियों में थोड़ा अलग है, इसलिए यह उन सभी के साथ बात करने के लिए समझ में आता है जो आप के साथ रख सकते हैं। उन्हें आपको यह बताने में भी सक्षम होना चाहिए कि अगला कदम उनके साथ बात करने से परे है।
ASIC को बनाने के दो प्रमुख तरीके हैं यदि आप तृतीय पक्ष प्रक्रियाओं को देख रहे हैं, जैसे IBM, ONsemi, STMicro, आदि। पहला है फाउंड्री (निर्माता) के साथ सीधे काम करना, और दूसरा काम करना है एक समूह जो छोटे आदेशों को संसाधित करता है।
निर्माता के साथ सीधे काम करते हुए, आप आम तौर पर एक विशेष चिप के लिए उत्पादन रन खरीद रहे हैं। यह आपको रेटिकुल की कई प्रतियों के साथ कई वेफर्स देगा। एक रेटिकुल आमतौर पर लगभग 15 से 20 मिमी 2 होगा । आप उस जगह में जो चाहें डाल सकते हैं, और फिर बाद में वेफर को अलग-अलग डिजाइनों में बांट देंगे। यदि आप किसी एकल चिप का प्रोडक्शन रन बना रहे हैं, तो आपका डिज़ाइन यहाँ टाइल किया जाएगा। मैं इसके लिए कीमतों को नहीं जानता, लेकिन यह शायद कुछ इस तरह से चलेगा: , जहां मास्क आपकी लागत का एक प्रमुख हिस्सा है। मेरा अनुमान है कि नवीनतम 40nm प्रक्रियाओं के लिए, लागत $ 2 मिलियन के आसपास शुरू होती है।
यदि आप बड़े वॉल्यूम की तलाश नहीं कर रहे हैं, या आप एक डिज़ाइन को प्रोटोटाइप करना चाहते हैं, तो ऐसी कंपनियां हैं जो एक या दो वेफर्स के लिए फाउंड्री से एक रन खरीदेंगे, और फिर रेटिकुल में जगह बेच देंगे। दो प्रमुख कंपनियां हैं: MOSIS और CMP । वे केवल एक या दो वेफर्स और मास्क का एक सेट खरीदने की योजना बनाते हैं, इसलिए उनकी उत्पादन लागत मूल रूप से तय होती है। उनकी कीमतें आमतौर पर मिमी 2 में आपके डिज़ाइन के आकार पर आधारित होती हैं । MOSIS उनकी दरों को प्रकाशित नहीं करता, लेकिन 650 यूरो / मिमी 2 के लिए 0.35 माइक्रोन प्रक्रिया पर सीएमपी की सबसे सस्ती दर । एक गैर-तुच्छ डिज़ाइन में संभवतः $ 40 चिप्स के लिए $ 3000 या अधिक खर्च होंगे। फीचर्स जितना महीन होगा, मास्क बनाना उतना ही महंगा होगा।
विचार करने के लिए एक अन्य आइटम यह है कि आईसी को डिजाइन करने और सत्यापित करने के लिए डिज़ाइन सॉफ़्टवेयर की आवश्यकता नहीं है, जब तक कि आप इसे विश्वविद्यालय की सेटिंग से नहीं कर रहे हैं।
हालांकि यह सच है कि एक चिप बनाना बहुत महंगा है, TSMC और अन्य फैब्स "शटल सेवाएं" प्रदान करते हैं जो कई लोगों के कई उपकरणों को मरने पर डालती हैं और कीमत को काफी कम कर देती हैं। मैंने यह भी सुना है कि एक कंपनी के पास 1500 डॉलर में डिवाइस के कुछ नमूने मिल रहे हैं, जो विकल्पों पर विचार करने पर बहुत कम है। कुछ भी करने से पहले, तर्क सही है, आदि को सुनिश्चित करने के लिए FPGA पर जितना संभव हो उतना लागू करना सबसे अच्छा है।
यहां देखें: http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm
बस इसे इसमें जोड़ना चाहते थे:
http://cmp.imag.fr/products/ic/?p=prices <- CMP मूल्य प्रति मिमी ^ मौजूदा मूल्य सूची के 2 MEMSCAP को छोड़कर ट्राइकिंट के लिए 25 नंगे मरता है।
आप केवल 650 यूरो / मिमी 2 (3) के लिए 0.35u (350nm) CMOS C35B4C3 एसेकिक प्राप्त कर सकते हैं, हालांकि उनकी शिपिंग की कीमतें अधिक हैं (100 यूरो तक) और आपको अतिरिक्त भुगतान करना होगा यदि आप उन्हें इसके लिए पैकेज करना चाहते हैं आप।
पैमाने के दूसरे छोर पर, आप केवल 15000 यूरो / mm2 (1) के लिए 28nm CMOS CMOS28LP प्राप्त कर सकते हैं यदि आप 3 मिमी ^ 2 से कम कर रहे हैं।
अब 2018 के अंत तक, एक कंपनी " हेटी-चिप्सी " (एक सॉफ्टवेयर उपकरण संग्रह प्लस फैब सेवाओं को संभालने) एक मंच पर काम कर रही है , जो 350x350um आकार में 400 डॉलर में लगभग 400 डॉलर में दो प्रोटोटाइप चिप्स का उत्पादन कर सकती है जो 14000 गेट्स फिट कर सकती है । यदि क्षेत्र का आकार आगे 4 से विभाजित किया जाता है, तो 170x170um नीचे, लागत लगभग 100 डॉलर होगी ।
$ 100 की कीमत MOSIS द्वारा 2x2 मिमी चिप के मूल्य निर्धारण पर आधारित है, फिर 16 से विभाजित किया गया है। 4. उपरोक्त हैकाडे पृष्ठ पर टिप्पणियों में अधिक जानकारी है, लेकिन सभी विवरण अभी तक पता नहीं लगाए गए हैं। उन्होंने फैबों का दौरा किया और इस साल एक भीड़ वित्त पोषण अभियान शुरू करने का दावा किया। इसका तात्पर्य: 2x2 मिमी आकार की चिप के लिए एमओएसआईएस के साथ, 40 चिप्स प्राप्त करने के लिए $ 5000 का खर्च आता है।
इसके बारे में एक अच्छी बात यह है कि यह सभी ओपन-सोर्स किए गए टूल का उपयोग करने जा रहा है, ngspice.sourceforge.net, opencircuitdesign.com qflow और मैजिक, और clifford.at yosys से। हालांकि कोई विचार नहीं है कि उन उपकरणों का उपयोग परिवादों के साथ कैसे किया जा सकता है, और यह क्या लेता है। यह देखना दिलचस्प होगा कि यह कैसे काम करेगा।
को देखते हुए एक pdf फ़ाइल में Sept-18 का सीएमपी MPW मूल्य सूची : एक .35um CMOS C35B4C3 प्रक्रिया पर, प्रति मिमी ^ 2 कीमत 650 यूरो है, और आरोप लगाया न्यूनतम क्षेत्र 3.43mm ^ 2 है। 25 नंगे मरने वालों के लिए यह 2230 यूरो है । यह आंकड़ा आज की तरह एक वास्तविकता है।
Imec dated 2016 से nmi.org.uk पर एक स्लाइड डेक एक एमपीडब्ल्यू उदाहरण पर इंगित करता है । 18 वूमेन की कीमत पहले वफ़र पर न्यूनतम 25 मिमी ^ 2 क्षेत्र में 40 डेस के लिए $ 25,000 है । प्रत्येक अतिरिक्त 40 की मृत्यु $ 2000 होती है।
प्रस्तुति समर्पित-मुखौटा लागतों को भी दिखाती है: एक ही उदाहरण के लिए, 14 वेफर्स की पहली बहुत 14x2945 मौतों के लिए $ 134,000 खर्च होती है। और 2945 मरने वाले प्रत्येक अतिरिक्त वफ़र की लागत $ 1000 है। अतिरिक्त प्रति-मरने की लागत $ 0.34 है। यह $ 134,000 का आंकड़ा अच्छी तरह से उल्लेखित $ 100,000 संख्या अन्य कुछ उत्तरों से मेल खाता है।
बिटकॉइन.org पर 2013 के एक धागे का शीर्षक "एसेक डेवलपमेंट कॉस्ट> 1M क्यों है" कुछ संख्याओं को साझा किया गया: [1] एक लंबी-तरंग रिसीवर, जिसमें $ 500k के लिए एक वर्ष के लिए 10 इंजीनियर शामिल थे, दो इंजीनियरिंग टेप-आउट $ 250k, और 10k चिप्स + सत्यापन और सत्यापन हार्डवेयर के लिए $ 250k। [२] एवलॉन बिटकॉइन माइनिंग चिप की लागत संभवतः लगभग ४००k डॉलर थी जो कि पूर्व-आदेश मात्रा के आधार पर अनुमान लगाया गया था। [३] बिटकॉइन माइनिंग के लिए कुछ अन्य सामान्य संख्याएँ हैं, १५० एनएम के लिए ~ १५०k यूएसडी, ११० एनएम के लिए २००-३००k अमरीकी डालर, और २५० ,५ के लिए ५००k अमरीकी डालर, २०१३ तक। हालांकि उन चिप्स में शायद कम जटिलता है।
मुझे यह बताने वाला पहला नियम है कि कस्टम ASIC दिल की बेहोशी के लिए नहीं हैं। कैटलॉग पार्ट्स काफी खराब हैं। संदर्भ के लिए, टीएसएमसी सर्का 2010 में 0.18um BiCmos प्रक्रिया के लिए एक एकल मुखौटा लगभग $ 25k था।
केस स्टडी: मैंने एक कस्टम कस्टम हिर रेग्युलेटर चिप पर काम किया। मेरी कंपनी फॉर्च्यून 100 सेमीकंडक्टर निर्माता है।
हमने $ 200k एनआरई जैसा कुछ चार्ज किया, कम से कम $ 2 मिलियन शिपिंग की अपेक्षा के साथ। ग्राहक ने डिवाइस की अधिकतम लागत एक निश्चित मूल्य बिंदु पर निर्धारित की, जिस पर वे सिर्फ एक और समाधान का उपयोग करेंगे। इसके अलावा, समय की एक छोटी अवधि के बाद, डिवाइस उस ग्राहक के लिए अनन्य नहीं होगा।
हमें लगा कि यह एक स्लैम डंक होगा, बस मौजूदा आईपी को कॉपी और पेस्ट करना होगा, फिर डिजाइन को सूट करना होगा। दुर्भाग्य से, फ़ैब, असेंबली, योग्यता, परीक्षण, लक्षण वर्णन, डिज़ाइन और एप्लिकेशन में ऐसे मुद्दे थे जो डिवाइस के एक श्वसन की आवश्यकता थी।
हमने इसे दूसरे गो राउंड में सही पाया, लेकिन हमारे ग्राहक ने पहले कभी कस्टम ASIC नहीं किया था, उसके पास बढ़िया स्पेक्स नहीं थे, और वास्तव में यह नहीं जानते थे कि वे क्या कर रहे थे। हमने मूल रूप से उनके पूरे सिस्टम का एकीकरण किया क्योंकि वे अपने जीवन (गर्मी, पैकेज चयन, ईएमआई ....) को बचाने के लिए एक पीसीबी का निर्माण नहीं कर सकते थे।
एक विकल्प एक FPGA रूपांतरण कर रहा है। एल्टर और Xilinx दोनों के पास है। मैं Altera के साथ जाऊँगा। कीमतें $ 100k यूएस में हैं।
क्या आपने यह देखा? http : //www.europ Practice-ic.com/ उनकी पूरी कीमत सूची है: http : //www.europ Practice-ic.com/prototyping_minisic.pp
वे अतिरिक्त सेवाएं भी प्रदान करते हैं और आवश्यकता पर सॉफ्टवेयर लाइसेंस प्रदान करते हैं।
संपादित करें: मैंने पीडीएफ फाइल का लिंक हटा दिया है और उस पेज के लिंक को जोड़ा है जहां सभी मूल्य हैं।
क्या आपने FPGA का उपयोग करने पर विचार किया है? एक FPGA के साथ आप अपनी खुद की चिप बनाने के खर्च के बिना एक चिप पर हार्डवेयर घटकों को पुनर्गठित कर सकते हैं। यदि आप किसी विश्वविद्यालय में हैं तो संभव है कि उनके पास अपना छोटा एफएबी हो। मैं जिस विश्वविद्यालय में गया था। यदि वे नहीं करते हैं, तो आप किसी ऐसे विश्वविद्यालय में किसी से बात कर सकते हैं जिसके पास एफएबी है और देखें कि क्या आप उन्हें अपना चिप बनाने के लिए प्राप्त कर सकते हैं, तो फीस शायद एक फाउंड्री से कम होगी।