एकता-लाभ opAmp में स्थिरता की समस्या


12

एक छात्र संचालित परियोजना के लिए हार्डवेयर-इन-लूप परीक्षण के लिए एक नियंत्रित बिजली की आपूर्ति के हिस्से के रूप में, मुझे एक वर्तमान बफर (वोल्टेज अनुयायी) विकसित करना था जो 1 ए तक का स्रोत बना सकता था।

मेरे पास इस साधारण सर्किट को लागू करने की कोशिश का (बुरा) विचार था:

प्रारंभिक सर्किट विचार

प्रतिक्रिया पाश के अंदर PMOS एक इन्वर्टर (अधिक V_gate, कम V_out) के रूप में कार्य करता है, और इसीलिए नकारात्मक के बजाय लूप opAmp के POSITIVE टर्मिनल में बंद हो जाता है।

लैब में मैंने VREF = 5V और VIN = 7V सेट किया । मुझे VOUT पर 5V मिलना चाहिए, लेकिन मैं इसे आउट-ऑफ-कंट्रोल आउटपुट VOUT प्राप्त करता हूं :

Vout

और यह नियंत्रण संकेत है (opAmp का आउटपुट, MOSFET के गेट से जुड़ा)

VG

मुझे विभिन्न VREF, VIN और Rloads के समान व्यवहार मिलते हैं। यह भी ध्यान दें कि opAmp का उत्पादन किसी भी रेल के लिए संतृप्त नहीं है।

मेरी धारणा है कि opAmp को स्थिरता में रखने के लिए लूप का लाभ बहुत अधिक है।

मैं नियंत्रण प्रणाली और opamps में कुछ पृष्ठभूमि है, लेकिन मुझे नहीं पता कि इस स्थिति को हल करने के लिए इसे कैसे लागू किया जाए ...

क्या लूप को स्थिर करने के लिए कुछ चरण शिफ्ट नेटवर्क को लागू करना संभव है?

मैं दोनों "त्वरित हैक" या शैक्षिक उत्तरों की सराहना करूंगा!


1
जब मैं ब्रेडबोर्डिंग चरण में था, तो मैंने opAmp के आउटपुट और मस्जिद के गेट के बीच एक समानांतर RC का उपयोग करके स्थिरता प्राप्त की:! [ I.stack.imgur.com/5OJ0W.png] इसने समस्या को ब्रेडबोर्ड में पूरी तरह से हल कर दिया ! (नेत्रहीन, मैंने बस एक आवेदन पत्र में एक समान मुआवजा सर्किट देखा और यह काम किया)। लेकिन अब जब मैं पीसीबी में स्थानांतरित हो गया हूं, तो परिणाम काफी बुरा है: [ i.stack.imgur.com/GnoSz.png]
svilches

2
मेरा उत्तर देखें, यह बताता है कि आप कहां गलत हुए थे - सभी महान ऑप-एम्प कंपनियों के अच्छे लोग ऑप-एम्प्स डिजाइन करते हैं जो सभी प्रकार के फीडबैक के साथ स्थिर होते हैं। अब, आपने 100s के वोल्टेज लाभ चरण को जोड़ दिया है और जब आप नाले से फीडबैक बिंदु लेते हैं तो ऑस्प-एम्प स्थिर रहने की अपेक्षा करते हैं और यह अपेक्षा करते हैं कि यह बिना दोलन के होगा!
एंडी उर्फ

सभी अंतर्दृष्टि के लिए धन्यवाद! मैंने स्थिरीकरण विधि के कई प्रयास किए हैं जो आपने बहुत सुधार के बिना प्रस्तावित किए हैं। ऐसा लगता है कि MOSFET लूप में बहुत अधिक लाभ जोड़ता है, जिससे स्थिरीकरण काफी मुश्किल हो जाता है। मैंने @Andy उर्फ ​​(स्रोत अनुयायी) से सर्किट की कोशिश की है और ब्रेडबोर्ड में पूरी तरह से स्थिर है। मैं पीसीबी पर कल इसका परीक्षण करूंगा। स्रोत अनुयायी विन्यास का एकमात्र दोष यह है कि, मेरे आवेदन (6V, 0.5A आउटपुट) के लिए, मुझे 12V रेल की आवश्यकता है (जो MOSFET के अपव्यय को बढ़ाता है)
svilches

जवाबों:


11

यह वास्तव में सरल है - एक एन चैनल एफईटी का उपयोग करें और इसे एक स्रोत अनुयायी के रूप में करें। तुम भी एक BJT का उपयोग कर सकते हैं। नीचे दी गई 3k3 प्रतिक्रिया और 1k से जमीन के कारण लाभ है। यदि आप लाभ को सीधे आउटपुट से कनेक्ट नहीं करना चाहते हैं और 1k को छोड़ दें।

यहाँ छवि विवरण दर्ज करें

एक op-amp के उत्पादन पर एक एकता लाभ बफर या तो एक emitter अनुयायी या एक स्रोत अनुयायी है। उस के रूप में सरल - एमिटर / स्रोत से प्रतिक्रिया op- amp के inverting इनपुट के लिए।

इसके अतिरिक्त, क्योंकि स्रोत / एमिटर वोल्टेज "सेशन-एम्प्स आउटपुट सिग्नल" का अनुसरण करता है, इसलिए गेट / बेस लोडिंग प्रभाव कम से कम होता है, इसलिए जब आप MOSFET का उपयोग करते हैं तो आपको गेट कैपेसिटेंस के बारे में चिंता करने की आवश्यकता नहीं होती है।

समझदारी से इस बारे में सोचें - एनालॉग डिवाइसेज या टीआई या एलटी के मैक्सिम - उनकी मार्केटिंग टीम एक सुबह उठने नहीं जा रही है और अपने डिजाइनरों से कहती है - आप एक ऑप-एम्प को डिज़ाइन क्यों नहीं कर सकते हैं जो किसी को एक लाभ मंच जोड़ने की अनुमति देता है यह और उम्मीद है कि यह स्थिर होगा। यदि वे करते हैं, तो डिजाइनर कहते हैं कि उन्हें स्थिर होने के लिए op-amp के प्रदर्शन को कम करना होगा - बस कैसे op-amp बाजार में उन सभी op-amps के खिलाफ प्रतिस्पर्धा करेगा जो समझदार सड़क लेते हैं और वे जो अच्छे हैं, उसका निर्माण करते रहें।


एंडी, आपने जो सर्किट पोस्ट किया है, वह मेरे काफी बराबर है ... तो मुझे लगता है कि, अगर किसी एमओएसएफईटी के साथ इसका उपयोग किया जाता है, तो इसमें वही समस्याएं होंगी, क्या मैं गलत हूं?
svilches

2
यह निश्चित रूप से समतुल्य नहीं है - ठीक है मेरे सर्किट में BJT का उपयोग किया गया है, लेकिन यदि इसके बजाय यह FET का उपयोग करता है, तो यह N चैनल प्रकार होगा जो नाली के साथ + 15V और लोड अवरोधक का स्रोत होगा। प्रतिक्रिया भी खदान में निवेश inverting के लिए है। यह सर्किट मेरे उत्तर में कारणों के लिए काम करता है। ज़रूर, पहली नज़र में यह समान दिखता है, लेकिन इसे फिर से जांचें और जो मैंने कहा है उसे सुनो।
एंडी उर्फ

@Andyaka मूल सर्किट में एक छोटा सा लाभ है, और वह यह है कि R14 पर वोल्टेज VREF का उत्पादन करने के लिए, ऑप-एम्प को वास्तव में उस वोल्टेज को बाहर करने की आवश्यकता नहीं है। इसे बस PMOSFET को पर्याप्त रूप से चालू करना है ताकि R14 पर वोल्टेज उत्पन्न हो। लेकिन आपके एमिटर / सोर्स फॉलोअर के साथ, ऑप-एम्प को मूल रूप से आउटपुट वोल्टेज का उत्पादन करना होता है।
कज़

@Andyaka लेकिन, निश्चित रूप से, चूंकि सर्किट एकता लाभ है, इसलिए यह लाभ बहुत अच्छा नहीं है क्योंकि - इनपुट VREF के लिए संचालित है। लेकिन मान लीजिए कि यह बदल गया है तो लाभ है। तब हम एक आउटपुट वोल्टेज प्राप्त कर सकते हैं, जो किसी रेल के करीब होता है, या तो बिना किसी रेल के ऑप-एम्प के इनपुट के, या उसके आउटपुट के बिना। सिर्फ एक विचार। लोड के उच्च पक्ष को नियंत्रित करने के लिए पीएमओएस या पीएनपी का उपयोग करना इतना बुरा विचार नहीं है।
कज़

@ एंडी उर्फ ​​अब मैं आपकी बात देख रहा हूं, क्षमा करें! स्रोत अनुयायी के साथ लूप में कोई वृद्धि नहीं हुई है। इसके अलावा, Cgs कोई फर्क नहीं पड़ता क्योंकि Vgs छोटा है। मुझे शुरुआत में इस विन्यास को चुनना चाहिए था, पीसीबी को बदलने के लिए इसे ठीक करना बहुत भयानक है
svilches

12

आपका ऑप amp दोलन कर रहा है क्योंकि आपका ओपन-लूप का लाभ एक आवृत्ति पर 1 से बड़ा है जिस पर चरण शिफ्ट 180 ° है।

आपके सर्किट में ऑप amp लगभग पूरी तरह से कैपेसिटिव लोड चला रहा है - MOSFET का गेट।

सिर्फ एक अच्छी तरह से रखा रोकनेवाला या एक संधारित्र का उपयोग करके इसे ठीक करने के कई संभावित तरीके हैं। श्रृंखला अवरोधक या समानांतर आरसी शंट, या एक प्रतिक्रिया आरसी जोड़ी का उपयोग करना सबसे अच्छा हो सकता है - यह सब प्रश्न में विशेष सर्किट पर निर्भर करता है।

यहाँ छवि विवरण दर्ज करें

इस पर अधिक जानकारी के लिए, एनालॉग डिवाइसेस द्वारा इस उत्कृष्ट लेख को देखें ।


वास्तव में यह सही उत्तर है। और अधिक गहराई से चर्चा [यहाँ] Electronics.stackexchange.com/questions/146531/…
Fizz

ओह, गाय, वह opamp के लिए सकारात्मक प्रतिक्रिया प्रदान कर रहा है । बेशक यह कोई बात नहीं दोलन करेगा। एंडी सही है। यह वास्तव में एक नौसिखिया गलती है और हर कोई [बाकी] कठिन समस्या का इलाज कर रहा था।
फिज़ा

क्या आप कृपया "एनालॉग डिवाइसेस" लिंक को अपडेट करेंगे या उन्हें अधिक विवरण दे सकते हैं जिन्हें हम लेख में लिख सकते हैं, कृपया?
मेहराद

8

नोट: इस पोस्ट को गहराई और स्पष्टता को जोड़ने के लिए बड़े पैमाने पर संपादित किया गया है। मूल उत्तर की रचना करते समय, बहुत सारे विवरणों पर विचार किया गया था जो चीजों को संक्षिप्त रखने के लिए शामिल नहीं थे। यहाँ त्वचा को निदान और समाधान प्रक्रिया से निकाल दिया जाता है ताकि यह पता चल सके कि सतह के नीचे क्या है और पदार्थ को कैसे जोड़ा जाए। इसे विश्लेषण की डायरी की तरह समझें। मैं पारदर्शी पाठ के लिए मूल उत्तर को छोड़ रहा हूं, पुराने पाठ में और उसके बाद विस्तार जोड़ रहा हूं।

Ciss


निदान के बारे में संपादकीय टिप्पणी:

यह 20kHz पोल कहां से आता है?

CgsR14Rg

Fp12πR14CgdgfsRg12π(1000)(150pF)(5)(10)

CgdgfsR14)। यह देखने के लिए कि आप सबसे अच्छा मामला है, 20kHz (LM358 -90, IRF9530 -180 -45 = -315 डिग्री) पर छोड़े गए मार्जिन के 45 डिग्री की उम्मीद करेंगे। पहले से ही, 20kHz पर, चरण मार्जिन सबसे कम से कम है जिसे आप कभी भी अपने लूप में देखना चाहते हैं, 45 डिग्री है और यह शायद उससे कम है। ठीक है, अब तक यह कुल SWAG है। इसका वैज्ञानिक क्योंकि मैंने एक वैज्ञानिक कैलकुलेटर का उपयोग कई गुना और विभाजित करने के लिए किया है, और इसका एक जंगली अनुमान है क्योंकि मैंने अभी तक IRF9530 के लिए डेटशीट को नहीं देखा है, और LM358 Zo की मेरी मेमोरी को रीफ्रेश नहीं किया है। यह ओपी सर्किट के लिए समस्या के संभावित स्रोत का एक त्वरित संकेतक देता है।

स्थिति को सुधारने के लिए सबसे सरल विचारों की तलाश:

पहले मूल सर्किट के लिए एक सरल समाधान प्रदान करने की कोशिश की, जिसके परिणामस्वरूप नीचे दो बुलेट किए गए कथन हैं। ये दोनों बैंड-सहायता दृष्टिकोण हैं जो किसी भी सार्थक अंतर को बनाने के लिए पर्याप्त दूर नहीं ले जा सकते हैं। यहां सबक (जो मुझे पहले से पता होना चाहिए) कभी भी बैंड-सहायता समाधान प्रदान नहीं करता है, क्योंकि वे सार्थक नहीं हैं। मूल दृष्टिकोण को ठीक करने के लिए निश्चित तरीके हैं, लेकिन वे अधिक मौलिक और जटिल हैं।

Vth

मेरे द्वारा सुझाए गए सर्किट के बारे में कुछ नोट्स:

  • गेट के साथ श्रृंखला में आर 1 केवल एक सुविधा है। समस्या निवारण या परीक्षण के लिए गेट को अलग करने के लिए इस तरह के सर्किट में बहुत आम है। एक अवरोधक को रोकना एक 5 सेकंड का ऑपरेशन है। TO-220 का लीड उठाना बहुत कम सुविधाजनक है, इसे अधिक बार करें और एक दो बार पैड को उठा सकते हैं। यदि आप एक सतह माउंट भाग का उपयोग कर रहे हैं, तो प्रतिरोधक के साथ आप एफईटी को हटाने के लिए होंगे।

  • मैं R15 के लिए 1kOhm रोकनेवाला दिखाता हूं। वास्तव में, हालांकि LM358 के आउटपुट प्रतिबाधा को देखते हुए, मैं 10kOhm से कम किसी चीज का उपयोग नहीं करूंगा ... और 50kOhm जितना ऊंचा भी जा सकता हूं।


तुम कोशिश कर सकते हो:

  • एम्पलीफायर (बहुत) के आउटपुट प्रतिबाधा को कम करना एम्पी आउटपुट में एक एमिटर फॉलोअर बफर को जोड़कर।
  • Ciss

चूंकि amp का + इनपुट नकारात्मक प्रतिक्रिया बिंदु के रूप में उपयोग किया जा रहा है, आपके पास जटिल चीजें हैं। आम तौर पर आप OpAmp आउटपुट से - इनपुट के लिए एक राय संधारित्र के साथ एक एकीकृत के रूप में OpAmp का उपयोग करना चाहते हैं। इस तरह आप एम्पलीफायर क्रॉसओवर बिंदु को नियंत्रित कर सकते हैं ताकि एफईटी कैपेसिटेंस के कारण होने वाली चरण हानि महत्वहीन हो या इसके लिए मुआवजा दिया जा सके।

आप कुछ इस तरह से शुरू कर सकते हैं:

यहाँ छवि विवरण दर्ज करें

C10 के लिए एक मान चुनें जो एम्पलीफायर को 1kHz पर शून्य लाभ या स्थिरता के लिए कम पार करने का कारण बनता है। FET के उपयोग से आप आउटपुट पर किसी भी लोड के साथ लगभग 3 V से अधिक प्राप्त नहीं कर पाएंगे। जिस स्थिति में आपको BJT या उच्च विन का उपयोग करना होगा।


स्रोत अनुयायी समाधान के बारे में संपादकीय टिप्पणी:

यहां बताया गया है कि मैंने मूल डिजाइन समाधान के बारे में कैसे सोचा।

क्या हम जानते हैं कि svilches अपने सर्किट के साथ क्या करने की कोशिश कर रहा है? खैर, वह 5V तक 1 amp लोड प्रदान करने के लिए 7V का उपयोग करना चाहता है, और वह आउटपुट वोल्टेज को एक नियंत्रण वोल्टेज ट्रैक करना चाहता है (जिसे वह संदर्भ वोल्टेज कहता है)। मूल रूप से, लूप एरर मुआवजे के लिए LM358 opamp का उपयोग कर एक रैखिक समायोज्य बिजली की आपूर्ति चाहता है और हेड रूम का केवल 2 वोल्ट है (जो LM358 के लिए एक समस्या होगी)।

हम नहीं जानते कि किस तरह का मॉड्यूलेशन संदर्भ को नियंत्रित करेगा। क्या यह एक रैंप, एक साइन, या शायद एक पल्स या स्टेप मॉड्यूलेशन होगा? चरण सबसे खराब है, हालांकि यदि आप इसके लिए योजना बनाते हैं तो यह उतना बड़ा सौदा नहीं है, इसलिए संदर्भ इनपुट को चरणों में स्थानांतरित करें।

Co

जाने के दो मूल तरीके:

या तो सामान्य स्रोत सर्किट को स्थिर करने के लिए क्षतिपूर्ति करें, या किसी स्रोत अनुयायी सर्किट पर स्विच करें। पहले विकल्प में बहुत योग्यता है, लेकिन अधिक जटिल है और मैं सबसे तेज़ और सबसे कम जटिल समाधान की तलाश में था। दूसरा विकल्प, स्रोत अनुयायी एक सरल डिजाइन है क्योंकि यह विवश है। विवश होकर मेरा मतलब है कि एक ऐसे पास तत्व से बदलना जो बफ़र्स को चालू करता है और वोल्टेज को उस बफ़र को चालू करता है और जिसमें (परजीवी तत्वों द्वारा परिभाषित विशेष परिस्थिति को छोड़कर) एकता वोल्टेज का लाभ होता है। आम स्रोत सर्किट का लाभ यह है कि यह एक कम ड्रॉप समाधान है, जिसे आप एक स्रोत अनुयायी एम्पलीफायर के साथ ढीला करते हैं। तो, शुरू करने के लिए सरल जगह स्रोत अनुयायी है।

एक स्रोत अनुयायी शक्ति मंच का उपयोग करने में समस्याएँ:

  • VthVdsgfsCgd
  • VgsβVce2 वी का। वह P चैनल पावर स्टेज हर समय बेहतर दिख रहा है, लेकिन हम सोर्स फॉलोअर के साथ चलते रहेंगे। LM358 के बारे में ध्यान दें: नेशनल सेमीकंडक्टर ने इस एम्पलीफायर को पसंद किया है ताकि इसे कम से कम 3 उत्पाद लाइनों LM124 (एक क्वाड) LM158 (एक दोहरी) और LM611 (संदर्भ के साथ एक) में डाल दिया जाए। LM124 और LM158 के लिए डेटाशीट क्रॉसओवर के पास प्रदर्शन के बारे में बहुत स्पष्ट नहीं हैं, लेकिन LM611 डेटाशीट महान है ... विशेष रूप से 29, 30, 35 और 36 के आंकड़े देखें। ओह, और जब आप LM611 डेटाशीट पर हैं, तो उन उदाहरण सर्किट को देखें, जिनमें ओपैम के आसपास इंटीग्रेटर कैप हैं।

Vth

VdsgfsCgdCgsCgd

Cgd

जब लाभ 20dB / दशक के चरण में गिरता है, तो 90 डिग्री अगर निकटतम सरल ध्रुव एक दशक दूर है। एक साधारण पोल पोल पर शिफ्ट के 45 डिग्री के साथ केंद्रित 2 दशकों में 90 डिग्री के चरण बदलाव का कारण होगा।

Cgd150pF है, जो लगभग 1.5 ओक्टेव्स (1.6 ऑक्टेव्स वास्तव में, लेकिन 0.1 ऑक्टेव्स से अधिक क्यों नहीं) से प्रभावी ध्रुवीय आवृत्ति को पीछे धकेल देगा। 1.5 ऑक्टेव्स लगभग 20 डिग्री चरण शिफ्ट के लायक है, इसलिए अब एम्पलीफायर में चरण मार्जिन का केवल 25 डिग्री है। यदि चरण मार्जिन का 45 डिग्री परिणाम 1.3 के ओवरशूट में होता है, तो चरण मार्जिन के 25 डिग्री के साथ कितना ओवरशूट अपेक्षित होगा?

यहां एकता लाभ प्रतिक्रिया एम्पलीफायर के लिए स्टेप ओवरशूट बनाम ओपन लूप चरण मार्जिन की एक साजिश है।

यहाँ छवि विवरण दर्ज करें

प्लॉट में फेज़ मार्जिन के 25 डिग्री का पता लगाएँ और देखें कि यह लगभग 2.3 के ओवरशूट से मेल खाता है। IRF520 का उपयोग करने वाले इस स्रोत अनुवर्ती सर्किट के लिए, आप संदर्भ वोल्टेज पर 100mV के एक चरण इनपुट की अपेक्षा करेंगे, जिससे इसकी 100mV प्रतिक्रिया के शीर्ष पर 230mV का ओवरशूट हो सकेगा। यह ओवरशूट एक विस्तारित अवधि के लिए लगभग 500kHz पर रिंगिंग में बदल जाएगा। आउटपुट पर एक मौजूदा पल्स बड़े ओवरशूट का एक समान प्रभाव होगा जिसके बाद लगभग 500kHz पर बज रहा होगा। यह ज्यादातर लोगों के लिए अस्वीकार्य रूप से घटिया प्रदर्शन होगा।

वह सब कैसे कम हो सकता है? चरण मार्जिन बढ़ाएं। चरण मार्जिन को बढ़ाने का सबसे आसान तरीका एकता फीडबैक लूप के अंदर एम्पलीफायर के चारों ओर एक इंटीग्रेटर कैप जोड़ना है। 60 डिग्री से अधिक चरण मार्जिन रिंगिंग को समाप्त कर देगा, और आप इसे 6 डीबी के बारे में ओप्पम लाभ को कम करके प्राप्त कर सकते हैं।

एक संभावना परिदृश्य

VdsCgs। Opamp आउटपुट पर कैपेसिटिव लोड 150pF से बढ़ना शुरू हो जाएगा, 500pF की ओर बढ़ेगा। स्रोत पर जोड़ा गया समाई के साथ रिंगिंग खराब हो जाएगी। उपयोगकर्ता ऐसा नहीं चाहेगा, और स्रोत को लोड करने के लिए और भी अधिक समाई की कोशिश करेगा। जब तक स्रोत पर समाई 1uF तक पहुंच गई, तब तक सर्किट की संभावना सबसे अधिक नहीं रह जाएगी ... यह दोलन करेगा।

चूंकि मुझे उम्मीद है कि सर्किट के आउटपुट में कैपेसिटेंस को जोड़ा जाएगा, इसलिए मैं 20dB या तो लूप का लाभ कम करने के लिए इंटीग्रेटर कैप को आकार दूंगा।


-1 को सुझाव देने के लिए समस्या अभी भी गेट कैपेसिटी के साथ है। मेरा जवाब पढ़ें। आपके द्वारा प्रस्तावित सर्किट वह है जो मैं सुझाता हूं, लेकिन क्योंकि यह एक स्रोत अनुयायी है जो स्रोत गेट का अनुसरण करता है और इसलिए गेट कैपेसिटेंस अब एक मुद्दा नहीं है। क्योंकि एक स्रोत अनुयायी एकता लाभ है और बहुत कम चरण शिफ्ट जोड़ता है इसलिए यह एकीकरण कैप को जोड़ता है और आर 1 व्यर्थ है। इसके अलावा यह 60kHz के करीब स्थित है।
एंडी उर्फ

1
@Andyaka, मैं अपने जवाब से खुश नहीं था, विवरणों को छोड़ दिया, जिसके कारण मुझे सुझाव दिया गया शुरुआती सर्किट। इसलिए, मैंने इसे संपादित किया, चीजों को स्पष्ट करने के लिए विस्तार से जोड़ा। यह मेरी गलती थी कि आप उस बात का पालन नहीं कर सकते जो मैं करने की कोशिश कर रहा था। आपको लगता है कि 4 अंक या चिंताएं हैं: 1) मेरा शुरुआती बिंदु सर्किट वही है जो आप सुझाते हैं। 2) मेरे सर्किट में अतिरिक्त हिस्से (यानी इंटीग्रेटर कैप) व्यर्थ हैं। 3) FET Ciss का कोई सरोकार नहीं है क्योंकि पास एलिमेंट एक सोर्स फॉलोअर है। 4) ओपी आम स्रोत सर्किट ~ 60kHz पर दोलन।
gsills

2
जारी रखना: एक संक्षिप्त प्रतिक्रिया, अंक 1) और 2) विरोधाभासी हैं, यह या तो एक ही सर्किट है या यह एक समान लेकिन अलग सर्किट है क्योंकि इसमें अतिरिक्त सामान (इंटीग्रेटर कैप) है। मैं इसके अतिरिक्त सामान के साथ एक अलग सर्किट कहूंगा जो अच्छे प्रदर्शन के लिए महत्वपूर्ण है। बेशक, यह बिंदु 3 पर टिका है) गलत है, जो यह है (संपादन देखें)। बिंदु 4 के बारे में), ठीक है, बिल्कुल ... 20kHz पर एक पोल से चरण 60 की दर को देखते हुए ~ 60kHz पर स्थिरता के प्रभाव की उम्मीद की जाएगी।
17:11 बजे

@ मिल्स मैंने एक समान सर्किट (स्रोत अनुयायी) बनाया है जिसमें बहुत कम पीएम है, स्टॉप डब्ल्यू / आउट स्टॉप है। मैंने आपके जैसा मुआवजा दिया, कहीं और सुझाव दिया। क्या मैं पूछ सकता हूं कि क्या यह कहना सही है कि क्रॉसओवर 1 / (2pi * C10 * (R15 + R14)) तक कम हो गया है? अगर मैं अच्छी तरह से समझता हूं और एक्सओवर सही है, तो यह विचार है कि बीडब्ल्यू के पास दोलन आवृत्ति से कम है। इसके अलावा, मैं मान लूंगा कि xover BW है। मुझे तब ओवरशूट्स का विश्लेषण करना चाहिए और वास्तविक प्राप्त बीडब्ल्यू को देखने के लिए कई बार उठना चाहिए।
22 नवंबर को दि एक्सॉनो

3

यह मानते हुए कि समस्या कैपेसिटिव लोड है (MOSFET का गेट) कुछ विचार हैं:

  1. ऑडियो एम्पलीफायरों में, कैपेसिटिव लोड के खिलाफ बचाव के लिए क्लासिक दृष्टिकोण एक आउटपुट प्रारंभ करनेवाला का समावेश है, अक्सर एक रोकनेवाला के साथ श्रृंखला में। बस एक विचार को ध्यान में रखें: संधारित्रों को समाई से अलग करने के तरीके के रूप में मत भूलना।

  2. कभी ध्यान दें कि कैसे रैखिक वोल्टेज नियामकों की डेटा शीट हमेशा आउटपुट पर बाईपास संधारित्र की सिफारिश करती है? यह कैपेसिटिव लोड के साथ मदद करता है। हालांकि यह एक विरोधाभास जैसा लगता है, तर्क यह है कि जानबूझकर लगाए गए संधारित्र में एक उच्च समाई होती है जो भार के छोटे समाई को झपटता है, जिससे कम आवृत्ति पर एक प्रमुख ध्रुव बनता है। 0.1uF से 1uF करने के लिए op-amp के उत्पादन से जमीन पर संधारित्र का प्रयास करें।

  3. चूंकि आप नकारात्मक प्रतिक्रिया के लिए + इनपुट का उपयोग कर रहे हैं, इसलिए इस सर्किट में मिलर के मुआवजे को अधिक स्थानीय नकारात्मक प्रतिक्रिया पाश के रूप में जोड़ने का एक बड़ा अवसर है: ऑप-एम्प के आउटपुट से - इनपुट के बजाय जुड़ा एक संधारित्र; जमीन के लिए।

  4. आपका आउटपुट चरण आम-स्रोत है, और इसलिए इसका लाभ है! ऑप-एम्पी में पहले से ही ओपन-लूप गॉब्स है, और आप लूप में अधिक जोड़ रहे हैं। एक आउटपुट स्टेज पर विचार करें जो किसी भी अधिक लाभ को नहीं जोड़ता है: एंडी एका का जवाब देखें।


2

नोट: निम्नलिखित पैराग्राफ कुछ गलत है, इस अर्थ में कि आपका विचार (कुछ काम करता है) कर सकता है और कुछ उत्पादों में, विशेष रूप से पीएमओएस एलडीओ; बाद की सामग्री देखें। मैं इस पैराग्राफ को यहाँ छोड़ रहा हूँ, क्योंकि LvW ने इसका उत्तर दिया था।

ठीक है, कैपेसिटिव लोड एक सही ढंग से सेट-अप सर्किट में भी निपटने के लिए एक कठिन समस्या है, लेकिन आपके सर्किट में [जैसा कि खींचा गया] आप opamp के लिए सकारात्मक प्रतिक्रिया प्रदान कर रहे हैं ! यह अनुकरण में भी पागलों की तरह दोलन करेगा ... एक ही भविष्यवाणी 5Vpp के साथ। हाँ, दोलन का आकार सिमुलेशन में थोड़ा अलग है, लेकिन आप क्या उम्मीद करते हैं ... कोई भी परजीवी और LM358 नहीं बल्कि एक बुनियादी मॉडल है।

यहाँ छवि विवरण दर्ज करें


@ एलडब्ल्यूडब्ल्यू: मुझे थोड़ा और सोचने की ज़रूरत है कि वास्तव में क्या होता है लेकिन अपडेटेड ग्राफ को वेटगेट के साथ भी देखा जाए। स्पष्ट रूप से यह कभी भी 5V तक नहीं पहुंचता है, इसलिए ऑपैंप को वास्तविक नकारात्मक प्रतिक्रिया कभी नहीं दिखाई देती है क्योंकि यह डिजाइन पूरी तरह से करता है। तो opamp मूल रूप से एक तुलनित्र की तरह काम करता है। इन दो संकेतों के बीच कुछ चरण बदलाव भी है, लेकिन मुझे यकीन नहीं है कि यह दोलन का कारण है, बल्कि मुझे लगता है कि यह "डिजाइन द्वारा" है। मैंने गेट पर कुछ बड़ा (1K, यहां तक ​​कि 10K) रोकनेवाला जोड़ने की कोशिश की है, और यह अभी भी समान है।

यहाँ छवि विवरण दर्ज करें


मूल रूप से आप जो करने की कोशिश कर रहे हैं वह पीएमओएस एलडीओ डिजाइन है ! लेकिन आप इसे काफी गलत कर रहे हैं। आपको सही-ईश आकार और ESR के बाईपास कैप के साथ इसकी भरपाई करने की आवश्यकता है! इसके अलावा, एक PMOS LDO एक वोल्टेज विभक्त के माध्यम से प्रतिक्रिया लेगा। यहाँ मेरा शौकिया एलडीओ डिजाइन है:

यहाँ छवि विवरण दर्ज करें

पीएमओएस एलडीओ के साथ हमेशा की तरह, आउटपुट कैप ईएसआर महत्वपूर्ण है और एक निश्चित बैंड में होना चाहिए। उदाहरण के लिए, यदि मैं इसे कम करता हूँ तो देखो; दोलन शुरू होता है:

यहाँ छवि विवरण दर्ज करें

यदि ईएसआर बहुत अधिक है, तो आप फिर से परेशानी में हैं; इससे पहले कि यह सुरक्षित बैंड के दूसरी तरफ दोलन करता है, इस लोड के लिए इसे बहुत अधिक प्राप्त करना होगा:

यहाँ छवि विवरण दर्ज करें

वास्तव में, वहाँ एकमात्र महत्वपूर्ण तत्व है कि मुआवजा टोपी। 0.1ohm ESR के साथ एक 10uF 1K नीचे 5 ओम (जो आपको वह 1A आउटपुट देगा जो आप चाहते थे) से काफी बड़ी लोड रेंज के लिए काम करता है:

यहाँ छवि विवरण दर्ज करें

आप निश्चित रूप से इस टोपी से कुछ बैंडविड्थ सीमा प्राप्त करेंगे।


सकारात्मक प्रतिक्रिया? मुझे लगता है, FET इनवर्टिंग विशेषताओं के साथ एक सामान्य स्रोत चरण के रूप में कार्य करता है, क्या ऐसा नहीं होता है?
लविवि

@LWW: अद्यतन ग्राफ और पैराग्राफ जोड़ा गया देखें।
फिज़ा

@ एलवीडब्ल्यू: मुझे लगता है कि यह पता लगा। यह एक भयानक विचार नहीं था, लेकिन एक निश्चित पीएमओएस एलडीओ पहिया को सुदृढ़ कर रहा था और इसे बहुत अच्छा नहीं कर रहा था।
सीटी

1

आपका opamp स्थिर नहीं है क्योंकि आप कैपेसिटिव लोड (गेट कैपेसिटेंस) चला रहे हैं। C10 निकालें और ohms के दसियों को R15 का मान कम करें। आप एक अलग opamp का उपयोग करके भी देख सकते हैं। LM358 की डेटशीट कहती है:

कैपेसिटिव लोड जो एम्पलीफायर के आउटपुट पर सीधे लागू होते हैं, लूप स्थिरता मार्जिन को कम करते हैं। 50 पीएफ के मूल्यों को सबसे खराब स्थिति वाले इनवर्टिंग एकता लाभ कनेक्शन का उपयोग करके समायोजित किया जा सकता है। बड़े लोड लूप लाभ या प्रतिरोधक अलगाव का उपयोग किया जाना चाहिए यदि बड़ा भार समाई एम्पलीफायर द्वारा संचालित होना चाहिए।

IRF9530 की इनपुट कैपेसिटी 500pF है, इसलिए आपको निश्चित रूप से opamp के आउटपुट और MOSFET के गेट के बीच एक छोटा अवरोधक लगाना होगा।


माना जाता है, जैसे कि opamp और mosfet के आउटपुट के बीच अवरोधक बढ़ जाता है, सिस्टम अधिक स्थिर हो जाता है, क्या मैं सही हूं? मैंने अच्छे परिणाम के बिना R15 (500K तक) के विभिन्न मूल्यों के साथ प्रयास किया है ...
svilches

क्या सर्किट को स्थिर करने का कोई अन्य तरीका है? शायद मैं अवरोधक को लूप के गलत हिस्से में डाल रहा हूं ...
svilches
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.